專利名稱：四次配置完成fpga互連資源的測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種FPGA芯片的測試方法，特別是僅用四次配置就完成FPGA互連資源的測試方法。
背景技術(shù)：
對FPGA進(jìn)行測試的前提是對其進(jìn)行配置，設(shè)計多種測試電路并經(jīng)過多次配置-測試的過程才能實(shí)現(xiàn)有效測試FPGA。而配置一次FPGA的時間花費(fèi)比施加一次測試向量要多得多，所以提高FPGA測試效率的關(guān)鍵是在保證測試覆蓋率的前提下盡量減少配置次數(shù)。
在FPGA的實(shí)際應(yīng)用中，故障發(fā)生于互連資源的概率遠(yuǎn)大于發(fā)生于其他邏輯功能的概率，因此研究互連資源的測試方法對提高FPGA的成品率有重要意義。國外已對FPGA互連資源的測試問題進(jìn)行了研究，提出了六次配置完成互連資源測試的方法，并施加以計數(shù)序列為模式的測試向量。該方法測試配置次數(shù)較多，連接關(guān)系設(shè)計復(fù)雜，且計數(shù)序列的測試向量在實(shí)際測試過程中不能有效定位發(fā)生故障的位置。而國內(nèi)在FPGA測試方向研究尚處于起步階段，相關(guān)成果較少。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)解決問題是在互連資源測試覆蓋率達(dá)到100％的前提下，盡量減少測試配置次數(shù)，提供一種四次配置完成FPGA互連資源的測試方法，該方法通過用四種配置來從四個方向分別實(shí)現(xiàn)連線資源級連成蛇形網(wǎng)絡(luò)，并施加走步-1測試向量，克服了以往方法的測試配置次數(shù)多，開關(guān)連接復(fù)雜，測試向量不能有效區(qū)分故障位置的缺點(diǎn)。
本發(fā)明的技術(shù)解決方案是四次配置完成FPGA互連資源的測試方法，第一次配置包括下列步驟
(1)將每個開關(guān)矩陣的水平方向開關(guān)選通。
(2)級連各個已選通開關(guān)，每個通路形成一個水平蛇形測試通道。
(3)對連接完成的蛇形網(wǎng)絡(luò)施加走步-1測試向量。
所述步驟(1)中各開關(guān)矩陣所選通的開關(guān)是WE開關(guān)(12)。
所述步驟(2)中級連方式是頭尾相接，蛇行測試通道按順序覆蓋所有水平互連線段。
所述步驟(3)中走步-1向量同時施加到各個測試通道上。
第二次配置包括下列步驟(1)將每個開關(guān)矩陣的垂直方向開關(guān)選通。
(2)級連各個已選通開關(guān)，每個通路形成一個垂直蛇形測試通道。
(3)對連接完成的蛇形網(wǎng)絡(luò)施加走步-1測試向量。
所述步驟(1)中各開關(guān)矩陣所選通的開關(guān)是SN開關(guān)(14)。
所述步驟(2)中級連方式是頭尾相接，蛇行測試通道按順序覆蓋所有垂直互連線段。
所述步驟(3)中走步-1向量同時施加到各個測試通道上第三次配置包括下列步驟(1)將每個開關(guān)矩陣的左斜方向開關(guān)選通。
(2)級連各個已選通開關(guān)，每個通路形成一個左斜蛇形測試通道。
(3)對連接完成的蛇形網(wǎng)絡(luò)施加走步-1測試向量。
所述步驟(1)中各開關(guān)矩陣所選通的開關(guān)是WS開關(guān)(11)和EN開關(guān)(15)。
所述步驟(2)中級連方式是頭尾相接，蛇行測試通道按順序覆蓋所有左斜互連線段。
所述步驟(3)中走步-1向量同時施加到各個測試通道上第四次配置包括下列步驟(1)將每個開關(guān)矩陣的右斜方向開關(guān)選通。
(2)級連各個已選通開關(guān)，每個通路形成一個右斜蛇形測試通道。
(3)對連接完成的蛇形網(wǎng)絡(luò)施加走步-1測試向量。
所述步驟(1)中各開關(guān)矩陣所選通的開關(guān)是ES開關(guān)(16)和WN開關(guān)(13)。
所述步驟(2)中級連方式是頭尾相接，蛇行測試通道按順序覆蓋所有右斜互連線段。
所述步驟(3)中走步-1向量同時施加到各個測試通道上本發(fā)明與現(xiàn)有技術(shù)相比的有益效果是(1)本發(fā)明由于按水平、垂直、左斜、右斜四個方向?qū)崿F(xiàn)級連蛇形測試網(wǎng)絡(luò)，減少了FPGA測試配置次數(shù)，提高了測試效率。
(2)本發(fā)明由于對每個蛇形測試通道施加了走步-1測試向量，有效提高了測試分辨率。
(3)本發(fā)明由于按方向有規(guī)律的級聯(lián)開關(guān)管，避免了測試重復(fù)、測試遺漏等問題，且簡化了連接關(guān)系，使測試覆蓋率達(dá)到100％。


圖1為FPGA的基本結(jié)構(gòu)示意圖；圖2為開關(guān)矩陣的基本結(jié)構(gòu)示意圖；圖3為本發(fā)明中的水平方向蛇形測試結(jié)構(gòu)示意圖；圖4為本發(fā)明中的垂直方向蛇形測試結(jié)構(gòu)示意圖；圖5為本發(fā)明中的左斜方向蛇形測試結(jié)構(gòu)示意圖；圖6為本發(fā)明中的右斜方向蛇形測試結(jié)構(gòu)示意圖；圖7為本發(fā)明中的走步-1測試向量示意圖。
具體實(shí)施例方式
FPGA基本結(jié)構(gòu)如圖1所示，其基本結(jié)構(gòu)由可編程邏輯模塊CLB1，可編程開關(guān)矩陣SM2和互連線段3組成。開關(guān)矩陣SM2和互連線段3環(huán)繞可編程邏輯，形成網(wǎng)狀結(jié)構(gòu)，實(shí)現(xiàn)了靈活的可編程性。
開關(guān)矩陣SM2的結(jié)構(gòu)如圖2所示，它分為West、South、East和North共4種類型的開關(guān)，通過將開關(guān)矩陣SM2的West-East方向開關(guān)即WE開關(guān)12、South-North方向開關(guān)即SN開關(guān)14、West-North方向開關(guān)即WN開關(guān)13、West-South方向開關(guān)即WS開關(guān)11、East-North方向開關(guān)即EN開關(guān)15和East-South方向開關(guān)即ES開關(guān)16按劃分相同方向級連的方法，形成蛇形測試通道進(jìn)行測試。本發(fā)明中所施加的測試向中為走步-1測試向量，其原理如圖7所示，在所有k個測試通道中，每個向量同時只能有一個1，其他都為0，該向量1通過在k個測試通道中順序“走步”移位來完成對所有通道的測試，故稱為走步-1測試向量。
下面對本發(fā)明進(jìn)一步詳細(xì)說明。
本發(fā)明分4個步驟完成對FPGA互聯(lián)資源的測試。
第一次配置包括以下步驟(1)將每個開關(guān)矩陣的水平方向開關(guān)管WE開關(guān)12選通。
(2)如圖3所示，按順序級連各個已選通開關(guān)，每個通路的末端接回下一條通路，形成一個水平的蛇形測試通道。
(3)對連接完成的蛇形通道輸入端in1和in2施加入如圖7所示的走步-1測試向量，在輸出端out1和out2觀察測試結(jié)果。水平方向根據(jù)FPGA規(guī)?？梢杂卸鄺l測試通道，一般可以為8～12條測試通道，每個通道分別完成測試。
第二次配置包括以下步驟(1)將每個開關(guān)矩陣的垂直方向開關(guān)管SN開關(guān)14選通。
(2)如圖4所示，按順序級連各個已選通開關(guān)，每個通路的末端接回下一條通路，形成一個垂直的蛇形測試通道。
(3)對連接完成的蛇形通道輸入端in1和in2施加入圖7所示的走步-1測試向量，在輸出端out1和out2觀察測試結(jié)果，垂直方向根據(jù)FPGA規(guī)?？梢杂卸鄺l測試通道，一般可以為8～12條測試通道，每個通道分別完成測試。
第三次配置包括以下步驟(1)將每個開關(guān)矩陣的左斜方向開關(guān)管WS開關(guān)11和EN開關(guān)15選通。
(2)如圖5所示，按順序級連各個已選通開關(guān)，每個通路的末端接回下一條通路，形成一個左斜的蛇形測試通道。
(3)對連接完成的蛇形通道輸入端in1和in2施加入圖7所示的走步-1測試向量，在輸出端out1和out2觀察測試結(jié)果，左斜方向根據(jù)FPGA規(guī)?？梢杂卸鄺l測試通道，一般可以為8～12條測試通道，每個通道分別完成測試。
第四次配置包括以下步驟(1)將每個開關(guān)矩陣的右斜方向開關(guān)管ES開關(guān)16和WN開關(guān)13選通。
(2)如圖6所示，按順序級連各個已選通開關(guān)，每個通路的末端接回下一條通路，形成一個右斜的蛇形測試通道。
(3)對連接完成的蛇形通道輸入端in1和in2施加入圖7所示的走步-1測試向量，在輸出端out1和out2觀察測試結(jié)果，右斜方向根據(jù)FPGA規(guī)?？梢杂卸鄺l測試通道，一般可以為8～12條測試通道，每個通道分別完成測試。
權(quán)利要求
1.四次配置完成FPGA互連資源的測試方法，其特征在于包括四次配置，其中第一次配置步驟如下(1)將每個開關(guān)矩陣的水平方向開關(guān)選通，即WE開關(guān)(12)；(2)級連各個已選通開關(guān)，每個通路形成一個水平蛇形測試通道；(3)對連接完成的蛇形網(wǎng)絡(luò)施加測試向量；第二次配置步驟如下(4)將每個開關(guān)矩陣的垂直方向開關(guān)選通，即SN開關(guān)(14)；(5)級連各個已選通開關(guān)，每個通路形成一個垂直蛇形測試通道；(6)對連接完成的蛇形網(wǎng)絡(luò)施加測試向量；第三次配置步驟如下(7)將每個開關(guān)矩陣的左斜方向開關(guān)選通，即WS開關(guān)(11)和EN開關(guān)(15)；(8)級連各個已選通開關(guān)，每個通路形成一個左斜蛇形測試通道；(9)對連接完成的蛇形網(wǎng)絡(luò)施加測試向量；第四次配置步驟如下(10)將每個開關(guān)矩陣的右斜方向開關(guān)選通，即ES開關(guān)(16)和WN開關(guān)(13)；(11)級連各個已選通開關(guān)，每個通路形成一個右斜蛇形測試通道；(12)對連接完成的蛇形網(wǎng)絡(luò)施加測試向量。
2.根據(jù)權(quán)利要求1所述的四次配置完成FPGA互連資源的測試方法，其特征在于所述步驟(2)中級連方式是頭尾相接，蛇行測試通道按順序覆蓋所有水平互連線段。
3.根據(jù)權(quán)利要求1所述的四次配置完成FPGA互連資源的測試方法，其特征在于所述步驟(3)中測試向量是走步-1向量，且同時施加到各個測試通道上。
4.根據(jù)權(quán)利要求1所述的四次配置完成FPGA互連資源的測試方法，其特征在于所述步驟(5)中級連方式是頭尾相接，蛇行測試通道按順序覆蓋所有垂直互連線段。
5.根據(jù)權(quán)利要求1所述的四次配置完成FPGA互連資源的測試方法，其特征在于所述步驟(6)中測試向量是走步-1向量，且同時施加到各個測試通道上
6.根據(jù)權(quán)利要求1所述的四次配置完成FPGA互連資源的測試方法，其特征在于所述步驟(8)中級連方式是頭尾相接，蛇行測試通道按順序覆蓋所有左斜互連線段。
7.根據(jù)權(quán)利要求1所述的四次配置完成FPGA互連資源的測試方法，其特征在于所述步驟(9)中測試向量是走步-1向量，且同時施加到各個測試通道上。
8.根據(jù)權(quán)利要求1所述的四次配置完成FPGA互連資源的測試方法，其特征在于所述步驟(11)中級連方式是頭尾相接，蛇行測試通道按順序覆蓋所有右斜互連線段。
9.根據(jù)權(quán)利要求1所述的四次配置完成FPGA互連資源的測試方法，其特征在于所述步驟(12)中測試向量是走步-1向量，且同時施加到各個測試通道上。
全文摘要
一種四次配置完成FPGA互連資源的測試方法，其特點(diǎn)在于將開關(guān)矩陣按連接方向劃分為水平、垂直、左斜和右斜四種，每次配置針對一個連接方向設(shè)計測試電路，將各個開關(guān)矩陣級連成蛇形測試通路，對每個通路同時施加走步－1測試向量。本發(fā)明有效地完成了FPGA互連資源的測試，測試覆蓋率達(dá)到100％，且連接關(guān)系簡單容易實(shí)現(xiàn)，測試配置次數(shù)少，大大降低了測試成本。
文檔編號G01R31/28GK101038324SQ200710063889
公開日2007年9月19日 申請日期2007年2月14日 優(yōu)先權(quán)日2007年2月14日
發(fā)明者文治平, 周濤, 杜忠, 陳雷, 李學(xué)武, 張帆, 劉增容, 張彥龍, 儲鵬 申請人:北京時代民芯科技有限公司