技術(shù)編號(hào)：6160332
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明公開了一種，包括步驟1、芯片開封，去除絕緣層，暴露導(dǎo)電互連線。步驟2、粘附芯片于基板。步驟3、將芯片研磨至關(guān)注的連接孔層次。步驟4、電壓襯度分析，找出異常連接孔。步驟5、找出導(dǎo)致連接孔頂部開路的真正機(jī)理。采用本發(fā)明方法，能在不破壞頂部形貌的情況下，找到開路失效的位置。專利說明[0001]本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種。背景技術(shù)[0002]在集成電路失效分析領(lǐng)域，電壓襯度像經(jīng)常用于電路的失效分析定位。如圖1、2所示，其原理主要...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。