技術(shù)編號：6316338
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本實用新型涉及一種基于FPGA的并行配置電路，所述電路包括配置控制模塊、多個緩存模塊和配置鏈組，所述配置鏈組包括多個配置鏈；所述配置控制模塊與所述多個緩存模塊中的每個緩存模塊并行連接，所述每個緩存模塊與所述配置鏈組中的每個配置鏈串行連接；所述配置控制模塊在閾值時間內(nèi)將數(shù)據(jù)信息發(fā)送給所述多個緩存模塊中的每個緩存模塊；所述每個緩存模塊將接收到的所述數(shù)據(jù)信息發(fā)送給相應(yīng)的所述配置鏈；所述配置鏈將所述數(shù)據(jù)信息進(jìn)行配置。本實用新型的配置控制模塊可以同時配置多個配置鏈，...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。