技術(shù)編號：6857775
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本實(shí)用新型為一種半導(dǎo)體芯片的堆疊構(gòu)造，特別指一種制造上更為便利及有效降低堆疊的尺寸。背景技術(shù)在科技的領(lǐng)域，各項(xiàng)科技產(chǎn)品皆以輕、薄、短小為其訴求，因此，對于集成電路的體積越小越理想，更可符合產(chǎn)品的需求。而以往集成電路即使體積再小，亦只能并列式地電連接于電路板上，而在有限的電路板面積上，并無法將集成電路的容置數(shù)量有效地提升，是以，欲使產(chǎn)品達(dá)到更為輕、薄、短小的訴求，將有其困難之處。因此，將若干個集成電路予以疊合使用，可達(dá)到輕、薄、短小的訴求，然而，若干個集成電...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。