技術編號：6936064
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及集成電路，更特別涉及其凸起的源極/漏極結構。 背景技術當半導體元件如金屬氧化物半導體場效應晶體管(MOSFET)的尺寸隨著不同的技 術節(jié)點越來越小，可采用高介電材料及金屬以形成柵極堆疊。如此一來，位于半導體基板上 的層間介電層將填入相鄰的柵極堆疊間的區(qū)域。然而高密度的柵極陣列其腳距(Pitch)過 小，使層間介電層難以有效填入相鄰的柵極堆疊間的區(qū)域。如此一來，層間介電層內將產生 孔洞，造成金屬殘留或開觸(open contact)。綜上所述，目前...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。