技術(shù)編號：6955144
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種適用于集成電路芯片的實體層界面排列。 背景技術(shù)集成電路芯片(IC chip)通常包括一基底(例如硅晶片)及配置在基底的一有 源面(active surface)上的集成電路層(IC layer)，在此「有源面」是指在基底上配置集 成電路層的那一面。一般來說，集成電路層由多個內(nèi)部元件(例如M0S晶體管、電感、電容 等)、多層介電層以及多層圖案化金屬層等構(gòu)成。多層介電層以及多層圖案化金屬層相互 堆疊，且圖案化金屬層會將內(nèi)部元件的信號傳遞至外界、或...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。