技術編號：6998373
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種半導體元件，尤指一種具有金屬柵極的。背景技術隨著半導體元件尺寸持續(xù)微縮，傳統(tǒng)方法中利用降低柵極介電層，例如降低二氧化硅層厚度，以達到最佳化目的的方法，面臨到因電子的隧穿效應(tunneling effect)而導致漏電流過大的物理限制。為了有效延展邏輯元件的世代演進，高介電常數(shù)(以下簡稱為high-K)材料因具有可有效降低物理極限厚度，并且在相同的等效氧化厚度(equivalent oxide thickness,以下簡稱為EOT)下,有效降...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。