技術(shù)編號：7014180
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及疊層芯片的晶圓級銅凸塊封裝方法，應(yīng)用了銅凸塊的多次分布，以達(dá)成凸起區(qū)域上的銅凸塊和芯片底部銅凸塊的高度一致，并且運用了霧化光阻涂布技術(shù)，保證了凸起區(qū)域側(cè)壁的光阻覆蓋性。使用銅凸塊作為對外電性連接，可以在更小的芯片尺寸上排布更多的電性連接點，使單位面積內(nèi)電性連接點排布更為密集，從而得到集成度更高、串?dāng)_更小、噪聲更低的封裝模塊、制造成本也大幅度降低。本發(fā)明能夠保證在倒裝焊的過程中更好地連接。專利說明[0001] 本發(fā)明涉及半導(dǎo)體封裝中的晶圓級封裝，特...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。