一種疊層芯片的晶圓級(jí)銅凸塊封裝方法
【專(zhuān)利摘要】本發(fā)明涉及疊層芯片的晶圓級(jí)銅凸塊封裝方法，應(yīng)用了銅凸塊的多次分布，以達(dá)成凸起區(qū)域上的銅凸塊和芯片底部銅凸塊的高度一致，并且運(yùn)用了霧化光阻涂布技術(shù)，保證了凸起區(qū)域側(cè)壁的光阻覆蓋性。使用銅凸塊作為對(duì)外電性連接，可以在更小的芯片尺寸上排布更多的電性連接點(diǎn)，使單位面積內(nèi)電性連接點(diǎn)排布更為密集，從而得到集成度更高、串?dāng)_更小、噪聲更低的封裝模塊、制造成本也大幅度降低。本發(fā)明能夠保證在倒裝焊的過(guò)程中更好地連接。
【專(zhuān)利說(shuō)明】一種疊層芯片的晶圓級(jí)銅凸塊封裝方法【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體封裝【技術(shù)領(lǐng)域】中的晶圓級(jí)封裝，特別是涉及一種疊層芯片的晶圓級(jí)銅凸塊封裝方法。
【背景技術(shù)】
[0002]目前的封裝技術(shù)依然是傳統(tǒng)封裝為主流，雖然進(jìn)入21世紀(jì)以后，圓片級(jí)先進(jìn)封裝在影像傳感器、閃存、邏輯器件及功率芯片等行業(yè)得到了大規(guī)模的應(yīng)用，先進(jìn)封裝的市場(chǎng)份額也逐年保持高速增長(zhǎng)，但是先進(jìn)封裝在技術(shù)上還存在許多不足，還有不少技術(shù)上的難題需要解決，在這些難題解決前，一些芯片還必須選用傳統(tǒng)技術(shù)進(jìn)行封裝。
[0003]微電子行業(yè)以符合摩爾定律的速度在發(fā)展，決定了在單顆芯片上集成了更多的場(chǎng)效應(yīng)管、各種電阻、電容器件及邏輯關(guān)系，也造成了在更小的單顆芯片上會(huì)有更多地對(duì)外電性連接點(diǎn)(pad)需要做對(duì)外連接，且隨著高頻信號(hào)的使用增多，特別是在通訊芯片及MEMS(微機(jī)電系統(tǒng))行業(yè)，對(duì)信號(hào)串?dāng)_、噪聲的要求逐漸提高，對(duì)單顆芯片上擁有更多的功能模塊集成也提出了更多地要求，所以在避免串?dāng)_、降低噪聲的基礎(chǔ)上，單芯片上集成更多功能模塊的芯片也越來(lái)越多，但受制于晶圓級(jí)封裝技術(shù)的一些行業(yè)難題，此類(lèi)芯片之前全部選用傳統(tǒng)封裝技術(shù)進(jìn)行芯片封裝，疊層結(jié)構(gòu)的晶圓減薄、切割之后進(jìn)行單顆芯片的粘片，然后通過(guò)多層布線的方式來(lái)進(jìn)行電性連接。
[0004]但是，隨著消費(fèi)類(lèi)電子，更小、更薄、更低功耗、更低成本的發(fā)展趨勢(shì)，對(duì)半導(dǎo)體封裝行業(yè)的要求也越來(lái)越高，半導(dǎo)體封裝也朝著高集成度、高密度、更薄、更小、更低功耗、更低成本的方向發(fā)展。傳統(tǒng)封裝技術(shù)的局限性也逐漸凸顯，封裝后的芯片尺寸過(guò)大、過(guò)厚、信噪比高、寄生電容高、成本高等問(wèn)題也受到了越來(lái)越多的質(zhì)疑。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種疊層芯片的晶圓級(jí)銅凸塊封裝方法，解決傳統(tǒng)封裝所帶來(lái)的尺寸、性能、成本等問(wèn)題。
[0006]本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是:提供一種疊層芯片的晶圓級(jí)銅凸塊封裝方法，采用疊層芯片，包括第一硅承載層和第二硅承載層，所述第二硅承載層鋪設(shè)在所述第一硅承載層的底部形成凸起區(qū)域，所述第一承載層的底部設(shè)有第一電性連接點(diǎn)，所述凸起區(qū)域上設(shè)有第二電性連接點(diǎn)，包括以下步驟:
[0007](I)在疊層芯片上生長(zhǎng)一層電性隔絕層，其中，每一個(gè)電性連接點(diǎn)所處的位置上方對(duì)應(yīng)的留有一個(gè)開(kāi)口；
[0008](2)在晶圓上整面的通過(guò)霧化光阻涂覆，形成覆蓋表面及凸起區(qū)域側(cè)面的一層光阻層，光阻層經(jīng)過(guò)光刻圖形轉(zhuǎn)移，對(duì)應(yīng)在每一個(gè)電性連接點(diǎn)所處位置的上方形成開(kāi)口 ；
[0009](3)在此光阻層上沉積一層均勻的金屬層，并使得金屬層與電性連接點(diǎn)相互連通；
[0010](4)在金屬層上通過(guò)旋涂方法涂布一層較厚的光刻膠，通過(guò)光刻圖形轉(zhuǎn)移后對(duì)應(yīng)的在每一個(gè)芯片底部的第一電性連接點(diǎn)所在位置的上方形成直孔；
[0011](5)在第一電性連接點(diǎn)上通過(guò)多次電鍍生長(zhǎng)出第一銅凸塊，并去除光刻膠；
[0012](6)在金屬層上通過(guò)旋涂方法再涂布一層較厚的光刻膠，通過(guò)光刻圖形轉(zhuǎn)移后對(duì)應(yīng)的在每一個(gè)凸起區(qū)域的第二電性連接點(diǎn)所在位置的上方形成直孔；
[0013](7)在第二電性連接點(diǎn)上通過(guò)多次電鍍生長(zhǎng)出第二銅凸塊，使得第二銅凸塊的頂部與第一銅凸塊的頂部位于同一水平面，去除光刻膠；
[0014](8)金屬刻蝕使每一個(gè)銅凸點(diǎn)形成獨(dú)立的電性單元。
[0015]所述銅凸塊為方形或圓形。
[0016]所述凸起區(qū)域高出所述第一硅承載層底部20-40微米。
[0017]所述第一銅凸塊的高度為80-120微米；所述第二銅凸塊的高度為40-100微米。
[0018]所述光阻層的厚度為10-15微米。
[0019]所述金屬層的厚度為1-2微米。
[0020]有益效果
[0021]由于采用了上述的技術(shù)方案，本發(fā)明與現(xiàn)有技術(shù)相比，具有以下的優(yōu)點(diǎn)和積極效果:本發(fā)明能夠避免不同功能模塊之間的信號(hào)串?dāng)_及高頻噪聲，對(duì)應(yīng)的，凸起部分及芯片底部各有對(duì)外電性連接點(diǎn)，且這些對(duì)外電性連接點(diǎn)不在同一層面上，對(duì)應(yīng)此結(jié)構(gòu)，本發(fā)明應(yīng)用了銅凸塊(copperpillar)的多次分布，以達(dá)成凸起區(qū)域上的銅凸塊和芯片底部銅凸塊的高度一致，并且運(yùn)用了霧化光阻涂布技術(shù)，保證了凸起區(qū)域側(cè)壁的光阻覆蓋性。使用銅凸塊作為對(duì)外電性連接，可以在更小的芯片尺寸上排布更多的對(duì)外電性連接點(diǎn)，使單位面積內(nèi)焊墊排布更為密集，從而得到集成度更高、串?dāng)_更小、噪聲更低的封裝模塊、制造成本也大幅度降低。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0022]圖1是本發(fā)明的疊層多功能芯片的剖面示意圖；
[0023]圖2是本發(fā)明的疊層芯片涂覆光阻后光刻圖形轉(zhuǎn)移后的剖面示意圖；
[0024]圖3是本發(fā)明的疊層芯片濺射金屬后的剖面示意圖；
[0025]圖4是本發(fā)明的第一次厚光刻膠涂覆并且光刻圖形轉(zhuǎn)移后的結(jié)構(gòu)主視圖；
[0026]圖5是本發(fā)明的芯片底部電鍍后的剖面示意圖；
[0027]圖6是本發(fā)明的第二次厚光刻膠涂布及光刻圖形轉(zhuǎn)移后的剖面示意圖；
[0028]圖7是本發(fā)明的第二次電鍍的剖面示意圖；
[0029]圖8是本發(fā)明的成品剖面示意圖；
[0030]圖9是本發(fā)明的成品平面示意圖。
【具體實(shí)施方式】
[0031]下面結(jié)合具體實(shí)施例，進(jìn)一步闡述本發(fā)明。應(yīng)理解，這些實(shí)施例僅用于說(shuō)明本發(fā)明而不用于限制本發(fā)明的范圍。此外應(yīng)理解，在閱讀了本發(fā)明講授的內(nèi)容之后，本領(lǐng)域技術(shù)人員可以對(duì)本發(fā)明作各種改動(dòng)或修改，這些等價(jià)形式同樣落于本申請(qǐng)所附權(quán)利要求書(shū)所限定的范圍。
[0032]本發(fā)明的實(shí)施方式涉及一種疊層芯片的晶圓級(jí)銅凸塊封裝方法，采用疊層芯片，包括第一硅承載層和第二硅承載層，所述第二硅承載層鋪設(shè)在所述第一硅承載層的底部形成凸起區(qū)域，所述第一承載層的底部設(shè)有第一電性連接點(diǎn)，所述凸起區(qū)域上設(shè)有第二電性連接點(diǎn)，包括以下步驟:
[0033]在此晶圓上，整面的通過(guò)霧化光阻涂覆，形成覆蓋表面及突起部分側(cè)面的一層光阻，此光阻的作用是進(jìn)一步增加電性阻抗，并且可以為銅凸塊釋放橫向機(jī)械剪切力，使銅凸塊受力時(shí)，機(jī)械力不至于直接作用在芯片的隔絕層上。此層光阻薄膜經(jīng)過(guò)光刻圖形轉(zhuǎn)移后，對(duì)應(yīng)在，在每一個(gè)電性連接點(diǎn)的上方形成開(kāi)口，此步驟光刻圖形轉(zhuǎn)移過(guò)程中，光刻為分步進(jìn)行。
[0034]在此光阻隔絕層上沉積一層均勻的金屬，此金屬層與電性連接點(diǎn)連通。
[0035]在金屬層上通過(guò)旋涂方法涂布一層較厚的光刻膠，通過(guò)光刻圖形轉(zhuǎn)移后對(duì)應(yīng)的，在每一個(gè)芯片底部第一電性連接點(diǎn)的上方形成具有一定尺寸的開(kāi)口，此時(shí)凸起區(qū)域?qū)?yīng)第二電性連接點(diǎn)的位置沒(méi)有開(kāi)口。
[0036]整個(gè)晶圓進(jìn)行電鍍，電鍍分兩步進(jìn)行。生長(zhǎng)出芯片底部的銅凸塊，然后光刻膠去除，重新進(jìn)行第二次厚光刻膠涂布，在此經(jīng)過(guò)光刻圖形轉(zhuǎn)移后，對(duì)應(yīng)的，在凸起區(qū)域的第二電性連接點(diǎn)上方形成具有一定尺寸的開(kāi)口，然后晶圓進(jìn)行第二次電鍍，生長(zhǎng)出凸起區(qū)域頂部的銅凸塊。經(jīng)過(guò)光刻膠去除后，進(jìn)行金屬刻蝕，使每一個(gè)銅凸點(diǎn)形成獨(dú)立的電性單元。
[0037]如圖8和圖9所示，最終完成的封裝結(jié)構(gòu)包括疊層芯片，所述疊層芯片包括第一硅承載層和第二硅承載層，所述第二硅承載層鋪設(shè)在所述第一硅承載層的底部形成凸起區(qū)域；所述第一硅承載層的底部和凸起區(qū)域上均生長(zhǎng)有電性隔絕層，所述第一硅承載層的底部上的電性隔絕層上留有第一開(kāi)口 ；所述第一開(kāi)口中設(shè)有第一電性連接點(diǎn)；所述凸起區(qū)域上的電性隔絕層上留有第二開(kāi)口 ；所述第二開(kāi)口中設(shè)有第二電性連接點(diǎn)；所述電性隔絕層上生長(zhǎng)有光阻層；所述光阻層上生長(zhǎng)有金屬層；所述金屬層覆蓋所述第一電性連接點(diǎn)和第二電性連接點(diǎn)；所述第一電性連接點(diǎn)上通過(guò)多次電鍍形成第一銅凸塊；所述第二電性連接點(diǎn)上通過(guò)多次電鍍形成第二銅凸塊；所述第一銅凸塊和第二銅凸塊頂部處于同一水平面；所述第一銅凸塊和第二銅凸塊的頂部生長(zhǎng)有等高度的金屬球。其中，所述光阻層覆蓋凸起區(qū)域的側(cè)面，從而保證了凸起區(qū)域側(cè)壁的光阻覆蓋性。所述銅凸塊可以為方形，也可以為圓形。所述凸起區(qū)域高出所述第一硅承載層底部20-40微米。所述第一銅凸塊的高度為80-120微米；所述第二銅凸塊的高度為40-100微米。
[0038]本發(fā)明的封裝過(guò)程如圖1-圖8所示。
[0039]如圖1所示，所述疊層芯片包含第一硅承載層11、第二硅承載層12、芯片底部第一電性連接點(diǎn)13、底部電性隔絕層14、凸起區(qū)域第二電性連接點(diǎn)15、凸起區(qū)域電性隔絕層16、凸起區(qū)域隔絕層開(kāi)口 17、底部隔絕層開(kāi)口 18，其中底部與頂部的高度差異一般在20至40微米之間，此結(jié)構(gòu)可以避免不同功能模塊之間的信號(hào)串?dāng)_。
[0040]如圖2所示，經(jīng)過(guò)霧化涂布一層光阻層21、此光阻將正面晶圓覆蓋，并且比較均勻的覆蓋住底部、凸起區(qū)域、及凸起區(qū)域的側(cè)面，可選的，此光阻層的厚度一般為10至15微米，經(jīng)過(guò)光刻圖形轉(zhuǎn)移后，對(duì)應(yīng)的，在底部第一電性連接點(diǎn)和凸起區(qū)域第二電性連接點(diǎn)對(duì)應(yīng)位置的光阻將被去除，將第一電性連接點(diǎn)和第二電性連接點(diǎn)露出，此時(shí)，去除光阻得到開(kāi)口22和23，開(kāi)口 22和23 —般比第一電性連接點(diǎn)和第二電性連接點(diǎn)的尺寸要小。
[0041]如圖3所示，在此基礎(chǔ)上，整片濺射一層金屬層31，例如金屬銅層，此金屬層將直接和第一電性連接點(diǎn)和第二電性連接點(diǎn)進(jìn)行連接，并且覆蓋包括凸起區(qū)域側(cè)壁的整個(gè)晶圓表面，此金屬銅保證了整片晶圓的互連互通，已保證在后續(xù)的電鍍過(guò)程中整個(gè)表面導(dǎo)電。此層金屬層的厚度一般控制在I至2微米。
[0042]如圖4所示，在已經(jīng)濺射完金屬的表面旋涂第一層光刻膠41，光刻膠的厚度一般在100微米以上，經(jīng)過(guò)光刻圖形轉(zhuǎn)移后，對(duì)應(yīng)的，在對(duì)應(yīng)底層的第一電性連接點(diǎn)的位置開(kāi)第一直孔42，此孔需要保證一定的垂直度，一般角度在90度左右。
[0043]如圖5所示，形成開(kāi)孔圖形的晶圓經(jīng)過(guò)多次電鍍，生長(zhǎng)具有一定高度和寬度的所需要圖形，此圖形定義由光刻圖形轉(zhuǎn)移過(guò)程中的圖案所決定，此步驟底部的第一銅凸塊51形成。第一銅凸塊一般為多次電鍍長(zhǎng)成，第一銅凸塊頂部可以是銅、錫、鎳、金多種金屬可選擇性的長(zhǎng)成，一般頂部為錫52。底部生長(zhǎng)的第一銅凸塊高度一般在80至120微米。
[0044]如圖6所示，第一層光刻膠去除后，旋涂涂布第二層光刻膠61，經(jīng)過(guò)光刻圖形轉(zhuǎn)移后，對(duì)應(yīng)的，在凸起區(qū)域?qū)?yīng)第二電性連接點(diǎn)的位置開(kāi)直孔62，此孔需要保證一定的垂直度，一般角度在90度左右。此時(shí)，底部已經(jīng)生長(zhǎng)的第一銅凸塊全部在第二層光刻膠的包覆中，不會(huì)受到后續(xù)電鍍的影響。
[0045]如圖7所示，再次經(jīng)過(guò)電鍍，生長(zhǎng)具有一定高度和寬度的所需要圖形，生長(zhǎng)第二銅凸塊71及頂部錫72，此圖形定義由光刻圖形轉(zhuǎn)移過(guò)程中的圖案所決定，對(duì)應(yīng)的，此次第二銅凸塊的結(jié)構(gòu)和第一銅凸塊51—致，高度一般在40至100微米，根據(jù)電鍍時(shí)間的掌握，第二銅凸塊71相加頂部錫72的頂部高度必須和第一銅凸塊51相加頂部錫52的頂部高度一致。以保證整片芯片的銅凸點(diǎn)頂部高度一致，方便后續(xù)回流后倒裝焊焊接。
[0046]如圖8所示，第二層后光刻膠去除后，經(jīng)過(guò)回流，銅凸點(diǎn)表面的錫結(jié)構(gòu)成球形，形成底部銅凸點(diǎn)錫球81、頂部銅凸點(diǎn)錫球82，優(yōu)選的，頂部銅凸點(diǎn)錫球81和頂部銅凸點(diǎn)錫球82的頂部高度一致。
[0047]本實(shí)施例提供的光刻圖形化動(dòng)作都是經(jīng)過(guò)涂光刻膠、烘干、曝光、顯影、刻蝕來(lái)實(shí)現(xiàn)的。
【權(quán)利要求】
1.一種疊層芯片的晶圓級(jí)銅凸塊封裝方法，其特征在于，采用疊層芯片，包括第一硅承載層和第二硅承載層，所述第二硅承載層鋪設(shè)在所述第一硅承載層的底部形成凸起區(qū)域，所述第一承載層的底部設(shè)有第一電性連接點(diǎn)，所述凸起區(qū)域上設(shè)有第二電性連接點(diǎn)，包括以下步驟: (1)在疊層芯片上生長(zhǎng)一層電性隔絕層，其中，每一個(gè)電性連接點(diǎn)所處的位置上方對(duì)應(yīng)的留有一個(gè)開(kāi)口； (2)在晶圓上整面的通過(guò)霧化光阻涂覆，形成覆蓋表面及凸起區(qū)域側(cè)面的一層光阻層，光阻層經(jīng)過(guò)光刻圖形轉(zhuǎn)移，對(duì)應(yīng)在每一個(gè)電性連接點(diǎn)所處位置的上方形成開(kāi)口 ； (3)在此光阻層上沉積一層均勻的金屬層，并使得金屬層與電性連接點(diǎn)相互連通； (4)在金屬層上通過(guò)旋涂方法涂布一層較厚的光刻膠，通過(guò)光刻圖形轉(zhuǎn)移后對(duì)應(yīng)的在每一個(gè)芯片底部的第一電性連接點(diǎn)所在位置的上方形成直孔； (5)在第一電性連接點(diǎn)上通過(guò)多次電鍍生長(zhǎng)出第一銅凸塊，并去除光刻膠； (6)在金屬層上通過(guò)旋涂方法再涂布一層較厚的光刻膠，通過(guò)光刻圖形轉(zhuǎn)移后對(duì)應(yīng)的在每一個(gè)凸起區(qū)域的第二電性連接點(diǎn)所在位置的上方形成直孔； (7)在第二電性連接點(diǎn)上通過(guò)多次電鍍生長(zhǎng)出第二銅凸塊，使得第二銅凸塊的頂部與第一銅凸塊的頂部位于同一水平面，去除光刻膠； (8)金屬刻蝕使每一個(gè)銅凸點(diǎn)形成獨(dú)立的電性單兀。
2.根據(jù)權(quán)利要求1所述的疊層芯片的晶圓級(jí)銅凸塊封裝方法，其特征在于，所述銅凸塊為方形或圓形。
3.根據(jù)權(quán)利要求1所述的疊層芯片的晶圓級(jí)銅凸塊封裝方法，其特征在于，所述凸起區(qū)域高出所述第一硅承載層底部20-40微米。
4.根據(jù)權(quán)利要求3所述的疊層芯片的晶圓級(jí)銅凸塊封裝方法，其特征在于，所述第一銅凸塊的高度為80-120微米；所述第二銅凸塊的高度為40-100微米。
5.根據(jù)權(quán)利要求1所述的疊層芯片的晶圓級(jí)銅凸塊封裝方法，其特征在于，所述光阻層的厚度為10-15微米。
6.根據(jù)權(quán)利要求1所述的疊層芯片的晶圓級(jí)銅凸塊封裝方法，其特征在于，所述金屬層的厚度為1-2微米。
【文檔編號(hào)】H01L21/60GK103632991SQ201310683547
【公開(kāi)日】2014年3月12日 申請(qǐng)日期:2013年12月12日 優(yōu)先權(quán)日:2013年12月12日
【發(fā)明者】俞國(guó)慶, 邵長(zhǎng)治, 廖周芳, 吳超, 徐天翔, 葉義軍, 詹亮, 陳建江, 吳豪豪 申請(qǐng)人:寧波芯健半導(dǎo)體有限公司