技術(shù)編號：7065110
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明公開了一種基于陷阱產(chǎn)生機制的半導(dǎo)體器件其制造方法及應(yīng)用，襯底區(qū)上一側(cè)設(shè)有電學(xué)懸浮摻雜區(qū)，另一側(cè)設(shè)有漏端摻雜區(qū)，電學(xué)懸浮摻雜區(qū)和漏端摻雜區(qū)中間為陷阱層，柵介質(zhì)絕緣層覆蓋在電學(xué)懸浮摻雜區(qū)和陷阱層之上，其上并設(shè)有柵端金屬電極層，漏端摻雜區(qū)上設(shè)有漏端金屬電極層，電學(xué)懸浮摻雜區(qū)和漏端摻雜區(qū)分別使用隔離氧化區(qū)區(qū)與旁邊區(qū)域隔離，在漏摻雜區(qū)的隔離氧化區(qū)區(qū)另一側(cè)設(shè)有襯底電極處，其上為襯底金屬電極層。本發(fā)明中的器件結(jié)構(gòu)，和傳統(tǒng)的CMOS工藝有很好的兼容性。專利說明一種基...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。