一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件其制造方法及應(yīng)用的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件其制造方法及應(yīng)用，襯底區(qū)上一側(cè)設(shè)有電學(xué)懸浮摻雜區(qū)，另一側(cè)設(shè)有漏端摻雜區(qū)，電學(xué)懸浮摻雜區(qū)和漏端摻雜區(qū)中間為陷阱層，柵介質(zhì)絕緣層覆蓋在電學(xué)懸浮摻雜區(qū)和陷阱層之上，其上并設(shè)有柵端金屬電極層，漏端摻雜區(qū)上設(shè)有漏端金屬電極層，電學(xué)懸浮摻雜區(qū)和漏端摻雜區(qū)分別使用隔離氧化區(qū)區(qū)與旁邊區(qū)域隔離，在漏摻雜區(qū)的隔離氧化區(qū)區(qū)另一側(cè)設(shè)有襯底電極處，其上為襯底金屬電極層。本發(fā)明中的器件結(jié)構(gòu)，和傳統(tǒng)的CMOS工藝有很好的兼容性。
【專(zhuān)利說(shuō)明】一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件其制造方法及應(yīng)用

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件，具體地說(shuō)，涉及一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件其制造方法及應(yīng)用。

【背景技術(shù)】
[0002]集成電路的發(fā)展，對(duì)低功耗器件的要求越來(lái)越高。傳統(tǒng)半導(dǎo)體器件的工作原理基本上以擴(kuò)散和漂移為主要的載流子傳輸機(jī)制，因此器件的工作電流較大，這也導(dǎo)致了較大的功耗。隨著半導(dǎo)體器件的尺寸的越來(lái)越小，各種泄漏電流變得越來(lái)越大，因此目前在半導(dǎo)體器件低功耗方面的器件研宄領(lǐng)域主要集中在降低器件的動(dòng)態(tài)以及靜態(tài)泄漏電流方面。
[0003]隨著需要具有超低功耗的半導(dǎo)體器件的生物芯片以及具有特殊應(yīng)用的芯片的未來(lái)的發(fā)展，目前的傳統(tǒng)低功耗器件受制于載流子輸運(yùn)機(jī)制的限制，因此并不適合在這些領(lǐng)域的應(yīng)用。超低功耗的器件的主要的實(shí)現(xiàn)途徑之一即為使得半導(dǎo)體器件具有極低的工作電流。因此，如何使得半導(dǎo)體器件具有極低工作電流問(wèn)題已經(jīng)成為了本領(lǐng)域普通技術(shù)人員努力的方向。


【發(fā)明內(nèi)容】

[0004]為了克服現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明提供一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件其制造方法及應(yīng)用，可實(shí)現(xiàn)極低的輸出工作電流，并且對(duì)這種超低輸出電流進(jìn)行控制。本器件具有兩種導(dǎo)電類(lèi)型結(jié)構(gòu):P型襯底時(shí)漏端輸出電流為電子電流，稱(chēng)為電子導(dǎo)電型辦型襯底時(shí)漏端輸出電流為空穴導(dǎo)電電流，這種類(lèi)型稱(chēng)為空穴導(dǎo)電型。陷阱層為對(duì)襯底表面進(jìn)行處理形成的一層陷阱密度很大的區(qū)域。改變陷阱層中寬度以及陷阱密度可以調(diào)節(jié)輸出電流的大小。
[0005]基本工作原理:
[0006]柵電壓使得溝道為耗盡狀態(tài)，同時(shí)漏端電極上施加反向漏PN結(jié)電壓，這時(shí)陷阱層中的陷阱起到產(chǎn)生中心的作用會(huì)產(chǎn)生出新載流子。根據(jù)漏區(qū)的導(dǎo)電類(lèi)型，載流子中電子或者空穴流向漏端形成漏極輸出電流，該電流最低至10_12安培(PA)級(jí)別；同時(shí)設(shè)置與漏區(qū)具有相同導(dǎo)電類(lèi)型的電學(xué)懸浮摻雜區(qū)來(lái)改變溝道的電子或空穴受到的橫向電壓差，通過(guò)柵電壓和漏電壓的變化來(lái)實(shí)現(xiàn)對(duì)器件超低電流的控制。其技術(shù)方案如下:
[0007]一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件，襯底區(qū)I上一側(cè)設(shè)有電學(xué)懸浮摻雜區(qū)3，另一側(cè)設(shè)有漏端摻雜區(qū)4，電學(xué)懸浮摻雜區(qū)3和漏端摻雜區(qū)4中間為陷阱層5，柵介質(zhì)絕緣層6覆蓋在電學(xué)懸浮摻雜區(qū)3和陷阱層5之上，其上并設(shè)有柵端金屬電極層7，漏端摻雜區(qū)4上設(shè)有漏端金屬電極層8，電學(xué)懸浮摻雜區(qū)3和漏端摻雜區(qū)4分別使用隔離氧化區(qū)2與旁邊區(qū)域隔離，在漏摻雜區(qū)的隔離氧化區(qū)2區(qū)另一側(cè)設(shè)有襯底電極處，其上為襯底金屬電極層9。
[0008]優(yōu)選地，所述襯底區(qū)I為P型襯底。
[0009]優(yōu)選地，所述襯底區(qū)I為N型襯底。
[0010]一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件的制造方法，包括以下步驟:
[0011]第一步:選取較低摻雜的P型或N型襯底區(qū)1，在襯底表面生長(zhǎng)一層氧化層，通過(guò)光刻確定電學(xué)懸浮區(qū)、漏區(qū)以及場(chǎng)氧隔離區(qū)位置，刻蝕掉這些區(qū)域上面的氧化層，通過(guò)離子注入法或擴(kuò)散法形成場(chǎng)隔離氧化區(qū)2、襯底對(duì)應(yīng)的N型或P型電學(xué)懸浮摻雜區(qū)3以及漏端摻雜區(qū)4 ；
[0012]第二步:去除氧化層，重新在整個(gè)襯底表面生長(zhǎng)一層氧化層；光刻，刻蝕掉溝道上面的氧化層；通過(guò)金或者其他硅中深能級(jí)雜質(zhì)對(duì)溝道表面進(jìn)行離子轟擊表面處理，形成一層很薄的陷阱層5 ;控制表面處理時(shí)的金或者其他深能級(jí)雜質(zhì)的濃度，可有效的改變陷阱層的特性；
[0013]第三步:去除氧化層，重新在整個(gè)襯底表面生長(zhǎng)一層氧化層；通過(guò)光刻及刻蝕掉柵氧化層以外的氧化層，形成柵介質(zhì)絕緣層6 ;
[0014]第四步:通過(guò)金屬淀積工藝，分別形成柵端金屬電極層7、漏端金屬電極層8和襯底金屬電極層9。
[0015]一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件的應(yīng)用方法，包括以下步驟:
[0016]步驟1:當(dāng)柵電壓大于閾值電壓時(shí)，電學(xué)懸浮層摻雜區(qū)中電壓通過(guò)反型層的傳導(dǎo)變得與漏端電壓相同，當(dāng)柵壓重新變小使得溝道為耗盡狀態(tài)時(shí)，陷阱層產(chǎn)生的載流子一般與襯底少子同類(lèi)型由于溝道兩側(cè)受到的電壓差近似沒(méi)有，不能流向漏極，這時(shí)無(wú)輸出電流；因此可通過(guò)漏極電壓和柵極電壓脈沖之間的匹配設(shè)置，可獲得輸出電流的出現(xiàn)和消失的切換；
[0017]步驟2:當(dāng)柵電壓大于閾值電壓時(shí)，電學(xué)懸浮層摻雜區(qū)中電壓通過(guò)反型層的傳導(dǎo)變得與漏端電壓相同，之后當(dāng)柵壓重新變小使得溝道為耗盡狀態(tài)時(shí)，同時(shí)降低漏極電壓，這時(shí)懸浮摻雜區(qū)的電壓將大于新的漏端電壓，陷阱層產(chǎn)生的載流子一般與襯底少子同類(lèi)型將流向電學(xué)懸浮區(qū)，這時(shí)漏端出現(xiàn)負(fù)的輸出電流脈沖。
[0018]本發(fā)明的有益效果:
[0019]本發(fā)明通過(guò)設(shè)置與漏區(qū)具有相同導(dǎo)電類(lèi)型的電學(xué)懸浮摻雜區(qū)來(lái)改變溝道的電子或空穴受到的橫向電壓差，能夠非常有效的對(duì)陷阱層中陷阱引發(fā)的極低產(chǎn)生電流，實(shí)現(xiàn)了對(duì)這種極低產(chǎn)生電流輸出正脈沖信號(hào)、無(wú)脈沖信號(hào)與負(fù)脈沖信號(hào)三種狀態(tài)之間靈活的切換。相比與傳統(tǒng)的半導(dǎo)體器件，該器件的最低工作電流可低至10_12a，本發(fā)明可為具有極低功耗要求的生物芯片以及具有特殊應(yīng)用的芯片提供的基本的半導(dǎo)體基本單元器件。而且本發(fā)明中的器件結(jié)構(gòu)，與傳統(tǒng)的CMOS工藝有很好的兼容性。。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0020]圖1.P型襯底電子導(dǎo)電型具有電學(xué)懸浮區(qū)的基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件結(jié)構(gòu)圖；
[0021 ] 圖2.N型襯底電子導(dǎo)電型具有電學(xué)懸浮區(qū)的基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件結(jié)構(gòu)圖；
[0022]圖3.本發(fā)明中型襯底電子導(dǎo)電型器件的仿真特性曲線。
[0023]附圖標(biāo)記說(shuō)明:
[0024]1-襯底區(qū)，2-隔離氧化區(qū)，3-電學(xué)懸浮摻雜區(qū)，4-漏端摻雜區(qū)，5-陷阱層，6_柵介質(zhì)絕緣層，7-柵端金屬電極層，8-漏端金屬電極層，9-襯底金屬電極層。

【具體實(shí)施方式】
[0025]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明的技術(shù)方案作進(jìn)一步詳細(xì)地說(shuō)明。
[0026]襯底區(qū)I上一側(cè)設(shè)有電學(xué)懸浮摻雜區(qū)3，另一側(cè)設(shè)有漏端摻雜區(qū)4，電學(xué)懸浮摻雜區(qū)3和漏端摻雜區(qū)4中間為陷講層5，柵介質(zhì)絕緣層6覆蓋在電學(xué)懸浮摻雜區(qū)3和陷講層5之上，其上并設(shè)有柵端金屬電極層7，漏端摻雜區(qū)4上設(shè)有漏端金屬電極層8，電學(xué)懸浮摻雜區(qū)3和漏端摻雜區(qū)4分別使用隔離氧化區(qū)2區(qū)與旁邊區(qū)域隔離，在漏摻雜區(qū)的隔離氧化區(qū)2另一側(cè)設(shè)有襯底電極處，其上為襯底金屬電極層9。
[0027]如圖1所示，所述襯底區(qū)I為P型襯底。
[0028]如圖2所示，所述襯底區(qū)I為N型襯底。
[0029]一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件的制造方法，
[0030]包括以下步驟:
[0031]第一步:選取較低摻雜的P型或N型襯底區(qū)1，在襯底表面生長(zhǎng)一層氧化層，通過(guò)光刻確定電學(xué)懸浮區(qū)、漏區(qū)以及場(chǎng)氧隔離區(qū)位置，刻蝕掉這些區(qū)域上面的氧化層，通過(guò)離子注入法或擴(kuò)散法形成場(chǎng)隔離氧化區(qū)2、襯底對(duì)應(yīng)的N型或P型電學(xué)懸浮摻雜區(qū)3以及漏端摻雜區(qū)4 ；
[0032]第二步:去除氧化層，重新在整個(gè)襯底表面生長(zhǎng)一層氧化層；光刻，刻蝕掉溝道上面的氧化層；通過(guò)金或者其他硅中深能級(jí)雜質(zhì)對(duì)溝道表面進(jìn)行離子轟擊表面處理，形成一層很薄的陷阱層5 ;控制表面處理時(shí)的金或者其他深能級(jí)雜質(zhì)的濃度，可有效的改變陷阱層的特性；
[0033]第三步:去除氧化層，重新在整個(gè)襯底表面生長(zhǎng)一層氧化層；通過(guò)光刻及刻蝕掉柵氧化層以外的氧化層，形成柵介質(zhì)絕緣層6 ;
[0034]第四步:通過(guò)金屬淀積工藝，分別形成柵端金屬電極層7、漏端金屬電極層8和襯底金屬電極層9。
[0035]一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件的應(yīng)用方法，包括以下步驟:
[0036]步驟1:當(dāng)柵電壓大于閾值電壓時(shí)，電學(xué)懸浮層摻雜區(qū)中電壓通過(guò)反型層的傳導(dǎo)變得與漏端電壓相同，當(dāng)柵壓重新變小使得溝道為耗盡狀態(tài)時(shí)，陷阱層產(chǎn)生的載流子(一般與襯底少子同類(lèi)型)由于溝道兩側(cè)受到的電壓差近似沒(méi)有，不能流向漏極，這時(shí)無(wú)輸出電流；因此可通過(guò)漏極電壓和柵極電壓脈沖之間的匹配設(shè)置，可獲得輸出電流的出現(xiàn)和消失的切換；
[0037]步驟2:當(dāng)柵電壓大于閾值電壓時(shí)，電學(xué)懸浮層摻雜區(qū)中電壓通過(guò)反型層的傳導(dǎo)變得與漏端電壓相同，之后當(dāng)柵壓重新變小使得溝道為耗盡狀態(tài)時(shí)，同時(shí)降低漏極電壓，這時(shí)懸浮摻雜區(qū)的電壓將大于新的漏端電壓，陷阱層產(chǎn)生的載流子(一般與襯底少子同類(lèi)型)將流向電學(xué)懸浮區(qū)，這時(shí)漏端出現(xiàn)負(fù)的輸出電流脈沖。
[0038]圖3給出了本發(fā)明中型襯底電子導(dǎo)電型器件的仿真特性曲線。仿真中，陷阱層中陷阱濃度度為4X 10nCm_3。仿真給出了上述應(yīng)用方法中的步驟I和步驟2的兩種切換結(jié)果。
[0039]步驟I情形:當(dāng)漏電壓Vd= 0.2V時(shí)，進(jìn)行第一次柵電壓V GhK -0.4V到0.6V掃描時(shí)，漏端出現(xiàn)了基于陷阱的產(chǎn)生電流Id脈沖信號(hào)。緊接著進(jìn)行了第二次柵電壓Ve掃描時(shí)，漏端出現(xiàn)了基于陷阱的產(chǎn)生電流Id消失。
[0040]步驟2情形:當(dāng)漏電壓Vd= 0.2V時(shí)，進(jìn)行第一次柵電壓V GhK -0.4V到0.6V掃描時(shí)，漏端出現(xiàn)了基于陷阱的產(chǎn)生電流ID。緊接著進(jìn)行了第二次柵電壓Ve掃描時(shí)，同時(shí)漏電壓Vd變?yōu)?.18V時(shí)，從結(jié)果看漏端出現(xiàn)了基于陷阱的產(chǎn)生電流ID曲線出現(xiàn)負(fù)的脈沖信號(hào)。
[0041]上述仿真結(jié)果說(shuō)明了電學(xué)懸浮區(qū)在器件中起到了控制陷阱層中陷阱產(chǎn)生電流特性的作用，驗(yàn)證了本器件的工作原理的正確性及應(yīng)用方法的可操作性。
[0042]以上所述，僅為本發(fā)明較佳的【具體實(shí)施方式】，本發(fā)明的保護(hù)范圍不限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明披露的技術(shù)范圍內(nèi)，可顯而易見(jiàn)地得到的技術(shù)方案的簡(jiǎn)單變化或等效替換均落入本發(fā)明的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件，其特征在于，襯底區(qū)(1)上一側(cè)設(shè)有電學(xué)懸浮摻雜區(qū)(3),另一側(cè)設(shè)有漏端摻雜區(qū)(4),電學(xué)懸浮摻雜區(qū)(3)和漏端摻雜區(qū)(4)中間為陷阱層(5),柵介質(zhì)絕緣層(6)覆蓋在電學(xué)懸浮摻雜區(qū)(3)和陷阱層(5)之上，其上并設(shè)有柵端金屬電極層(7),漏端摻雜區(qū)(4)上設(shè)有漏端金屬電極層(8),電學(xué)懸浮摻雜區(qū)(3)和漏端摻雜區(qū)(4)分別使用隔離氧化區(qū)(2)與旁邊區(qū)域隔離，在漏摻雜區(qū)的隔離氧化區(qū)(2)區(qū)另一側(cè)設(shè)有襯底電極處，其上為襯底金屬電極層(9)。
2.根據(jù)權(quán)利要求1所述的基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件，其特征在于，所述襯底區(qū)(1)為？型襯底。
3.根據(jù)權(quán)利要求1所述的基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件，其特征在于，所述襯底區(qū)(1)為~型襯底。
4.一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件的制造方法，其特征在于，包括以下步驟: 第一步:選取較低摻雜的？型或~型襯底區(qū)(1),在襯底表面生長(zhǎng)一層氧化層，通過(guò)光刻確定電學(xué)懸浮區(qū)、漏區(qū)以及場(chǎng)氧隔離區(qū)位置，刻蝕掉這些區(qū)域上面的氧化層，通過(guò)離子注入法或擴(kuò)散法形成場(chǎng)隔離氧化區(qū)(2^襯底對(duì)應(yīng)的~型或？型電學(xué)懸浮摻雜區(qū)(3)以及漏端慘雜區(qū)⑷； 第二步:去除氧化層，重新在整個(gè)襯底表面生長(zhǎng)一層氧化層；光刻，刻蝕掉溝道上面的氧化層；通過(guò)金或者其他硅中深能級(jí)雜質(zhì)對(duì)溝道表面進(jìn)行離子轟擊表面處理，形成一層很薄的陷阱層(5)；控制表面處理時(shí)的金或者其他深能級(jí)雜質(zhì)的濃度； 第三步:去除氧化層，重新在整個(gè)襯底表面生長(zhǎng)一層氧化層；通過(guò)光刻及刻蝕掉柵氧化層以外的氧化層，形成柵介質(zhì)絕緣層(6)； 第四步:通過(guò)金屬淀積工藝，分別形成柵端金屬電極層(7)、漏端金屬電極層(8)和襯底金屬電極層⑶。
5.一種基于陷阱產(chǎn)生機(jī)制的半導(dǎo)體器件的應(yīng)用方法，其特征在于， 步驟1:當(dāng)柵電壓大于閾值電壓時(shí)，電學(xué)懸浮層摻雜區(qū)中電壓通過(guò)反型層的傳導(dǎo)變得與漏端電壓相同，當(dāng)柵壓重新變小使得溝道為耗盡狀態(tài)時(shí)，陷阱層產(chǎn)生的載流子由于溝道兩側(cè)受到的電壓差近似沒(méi)有，不能流向漏極，這時(shí)無(wú)輸出電流；通過(guò)漏極電壓和柵極電壓脈沖之間的匹配設(shè)置，獲得輸出電流的出現(xiàn)和消失的切換； 步驟2:當(dāng)柵電壓大于閾值電壓時(shí)，電學(xué)懸浮層摻雜區(qū)中電壓通過(guò)反型層的傳導(dǎo)變得與漏端電壓相同，之后當(dāng)柵壓重新變小使得溝道為耗盡狀態(tài)時(shí)，同時(shí)降低漏極電壓，這時(shí)懸浮摻雜區(qū)的電壓將大于新的漏端電壓，陷阱層產(chǎn)生的載流子將流向電學(xué)懸浮區(qū)，這時(shí)漏端出現(xiàn)負(fù)的輸出電流脈沖。
【文檔編號(hào)】H01L29/78GK104485358SQ201410771351
【公開(kāi)日】2015年4月1日 申請(qǐng)日期:2014年12月12日 優(yōu)先權(quán)日:2014年12月12日
【發(fā)明者】陳海峰 申請(qǐng)人:西安郵電大學(xué)