技術(shù)編號：7242347
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明的實施例中提供用于減小納米線晶體管中的寄生電阻的觸點技術(shù)和配置。在一實施例中，裝置包括半導(dǎo)體襯底、在半導(dǎo)體襯底上形成的隔離層、包括納米線材料的形成在隔離層上以為晶體管提供溝道的溝道層、以及與溝道層耦合的觸點，該觸點被配置為在至少一個平面維度上包圍溝道層的納米線材料且為晶體管提供源極端或漏極端。專利說明用于減小納米線晶體管中的寄生電阻的觸點技術(shù)和配置 [0001] 本發(fā)明實施例通常涉及集成電路領(lǐng)域，且更具體地，涉及用于減小納米線晶體管 中的寄生電...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。