技術(shù)編號：7506422
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明提供一種關(guān)于延遲鎖定回路的裝置以及方法，特別是指一種可防止假鎖定情形發(fā)生的延遲鎖定回路，以及其相關(guān)方法。背景技術(shù) 延遲鎖定回路(delay locked loop，DLL)是一種常見的電路結(jié)構(gòu)，其可用來根據(jù)一輸入時(shí)鐘脈沖，產(chǎn)生多個(gè)具有相同頻率、不同相位的延遲時(shí)鐘脈沖。請參閱圖1，圖1為公知技術(shù)一延遲鎖定回路的示意圖。圖1中的延遲鎖定回路100包含有一相位檢測器(phase detector，PD)150、一電荷泵(charge pump)160、一回...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。