專利名稱：可防止假鎖定發(fā)生的延遲鎖定回路及相關(guān)方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種關(guān)于延遲鎖定回路的裝置以及方法，特別是指一種可防止假鎖定情形發(fā)生的延遲鎖定回路，以及其相關(guān)方法。
背景技術(shù)：
延遲鎖定回路(delay locked loop，DLL)是一種常見的電路結(jié)構(gòu)，其可用來根據(jù)一輸入時鐘脈沖，產(chǎn)生多個具有相同頻率、不同相位的延遲時鐘脈沖。請參閱圖1，圖1為公知技術(shù)一延遲鎖定回路的示意圖。圖1中的延遲鎖定回路100包含有一相位檢測器(phase detector，PD)150、一電荷泵(charge pump)160、一回路濾波器(loop filter)170、以及一延遲線(delayline)190。輸入時鐘脈沖CKIN(周期為T)是延遲線190的輸入信號，回路濾波器170所輸出的控制電壓Vctrl可調(diào)整延遲線190中各個延遲級(delay stage)對輸入時鐘脈沖CKIN所造成的延遲效應(yīng)，在這個例子中延遲線190中總共包含有N個串聯(lián)的延遲級(未示于圖中)，第m個延遲級所輸出的延遲時鐘脈沖為CKm(m為介于1與N之間的整數(shù))，其中，最后一個延遲級所產(chǎn)生的延遲時鐘脈沖CKN落后于輸入時鐘脈沖CKIN的延遲時間段為Td。相位檢測器150以輸入時鐘脈沖CKIN與延遲時鐘脈沖CKN作為輸入信號，其可比較兩者間的相位差異，以產(chǎn)生調(diào)升控制信號UP以及調(diào)降控制信號DOWN，并通過調(diào)升控制信號UP以及調(diào)降控制信號DOWN控制電荷泵160通過回路濾波器170調(diào)整控制電壓Vctrl的值，以加大或縮短延遲時鐘脈沖CKN落后于輸入時鐘脈沖CKIN的延遲時間段Td。
理想來講，延遲鎖定回路100操作的結(jié)果是，控制電壓Vctrl必須使得延遲線190中最后一個延遲級所產(chǎn)生的延遲時鐘脈沖CKN落后于輸入時鐘脈沖CKIN一個周期的時間，亦即Td必須等于T。然而，若Td不等于T，則調(diào)升控制信號UP或調(diào)降控制信號DOWN就必須適當(dāng)?shù)乜刂齐姾杀?60，通過回路濾波器170將控制電壓Vctrl調(diào)整至適當(dāng)?shù)碾妷褐怠?br> 請參閱圖2與圖3，該二圖是傳統(tǒng)的延遲鎖定回路在正常操作時的示意圖。在圖2中，延遲時鐘脈沖CKN落后輸入時鐘脈沖CKIN的延遲時間段Td介于1T與1.5T之間，在延遲鎖定回路的操作下，延遲時鐘脈沖CKN的上升緣(rising edge)會被調(diào)整靠向輸入時鐘脈沖CKIN中最接近的的上升緣，因此傳統(tǒng)的延遲鎖定回路會將延遲時鐘脈沖CKN朝向箭頭210的方向修正(亦即縮短延遲時間段Td)，延遲時鐘脈沖CKN最后應(yīng)會鎖定在Td＝1T的狀態(tài)上。而在圖3中，延遲時鐘脈沖CKN落后輸入時鐘脈沖CKIN的延遲時間段Td介于0.5T與1T之間，在延遲鎖定回路的操作下，延遲時鐘脈沖CKN的上升緣會被調(diào)整靠向輸入時鐘脈沖CKIN中最接近的的上升緣，因此傳統(tǒng)的延遲鎖定回路會將延遲時鐘脈沖CKN朝向箭頭310的方向修正(亦即加大延遲時間段Td)，延遲時鐘脈沖CKN最后也應(yīng)是鎖定在Td＝1T的狀態(tài)上。
然而，傳統(tǒng)的延遲鎖定回路必須在延遲時鐘脈沖CKN落后輸入時鐘脈沖CKIN的延遲時間段Td介于0.5T與1.5T之間時，才有辦法如圖2或圖3所示的正常操作，若是在延遲時間段Td小于0.5T或是大于1.5T時，傳統(tǒng)的延遲鎖定回路就會發(fā)生假鎖定(false locking)的情形。請參閱圖4與圖5，該二圖是傳統(tǒng)的延遲鎖定回路發(fā)生假鎖定情形時的示意圖。在圖4中，延遲時鐘脈沖CKN落后輸入時鐘脈沖CKIN的延遲時間段Td小于0.5T，在延遲鎖定回路的操作下，延遲時鐘脈沖CKN的上升緣會被調(diào)整靠向輸入時鐘脈沖CKIN中最接近的上升緣，也就是延遲時鐘脈沖CKN將朝箭頭410的方向修正(亦即縮短延遲時間段Td)，但在實(shí)際的電路上，延遲時鐘脈沖CKN必然是在時間軸上落后于輸入時鐘脈沖CKIN的信號，因此延遲時間段Td雖可以被縮短，但實(shí)際上卻不可能被縮短至0，于是會產(chǎn)生一種情形當(dāng)Td被縮短到一個程度后，即使延遲鎖定回路持續(xù)試圖縮短Td，卻便再也縮短不了，造成延遲時鐘脈沖CKN最后并沒有辦法順利鎖定在Td＝0T的狀態(tài)上，該種情形稱為“阻塞鎖定”(stuck locking)。至于在圖5中，延遲時鐘脈沖CKN落后輸入時鐘脈沖CKIN的延遲時間段Td大于1.5T，在延遲鎖定回路的操作下，延遲時鐘脈沖CKN的上升緣會被調(diào)整靠向輸入時鐘脈沖CKIN中最接近的上升緣，于是傳統(tǒng)的延遲鎖定回路會將延遲時鐘脈沖CKN朝向箭頭510的方向修正(亦即加大延遲時間段Td)，最終延遲時鐘脈沖CKN會錯誤地鎖定在Td＝K×T的狀態(tài)上，其中K為大于1的正整數(shù)(在圖5的例子中會鎖定在Td＝2T的狀態(tài)上)，該種情形則稱的為“諧波鎖定”(harmonic locking)。
前述的阻塞鎖定與諧波鎖定情形，都不是鎖定在延遲鎖定回路所希望Td＝T的狀態(tài)，而造成假鎖定的情形。傳統(tǒng)的延遲鎖定回路并無法排除假鎖定情形的產(chǎn)生，這是傳統(tǒng)的延遲鎖定回路所面臨的一個問題。

發(fā)明內(nèi)容
因此本發(fā)明的一個目的在于提供一種可防止假鎖定發(fā)生的延遲鎖定回路及其相關(guān)方法，以解決公知技術(shù)所面臨的問題。
根據(jù)以下所提出的實(shí)施例，本發(fā)明所公開的延遲鎖定回路包含有一假鎖定檢測模塊、一延遲線、以及一電荷泵。該假鎖定檢測模塊則包含有一第一相位檢測器，用來比較一第一時鐘脈沖與第二時鐘脈沖的相位，以產(chǎn)生一相差信號；一平均電路，用來產(chǎn)生對應(yīng)該相差信號的一平均電壓；以及一比較電路，用來比較該平均電壓與至少一參考電壓，以產(chǎn)生至少一調(diào)升/調(diào)降控制信號。其中，該電荷泵可根據(jù)該至少一調(diào)升/調(diào)降控制信號調(diào)整一控制電壓；該延遲線則可根據(jù)該控制電壓，以至少一延遲時間段延遲一輸入時鐘脈沖，以產(chǎn)生至少一延遲時鐘脈沖。
根據(jù)以下的實(shí)施例，本發(fā)明亦提出了一種用來防止一延遲鎖定回路發(fā)生假鎖定情形的方法，其中，該延遲鎖定回路用來使用至少一延遲時間段延遲一輸入時鐘脈沖以產(chǎn)生至少一延遲時鐘脈沖，該方法包含有以下步驟比較一第一時鐘脈沖與一第二時鐘脈沖的相位以產(chǎn)生一相差信號；產(chǎn)生該相差信號的一平均電壓；比較該平均電壓與至少一參考電壓以產(chǎn)生至少一調(diào)升/調(diào)降控制信號；以及使用該至少一調(diào)升/調(diào)降控制信號控制該延遲鎖定回路，以調(diào)整該延遲鎖定回路的該至少一延遲時間段。


圖1為公知技術(shù)一延遲鎖定回路的示意圖。
圖2為傳統(tǒng)的延遲鎖定回路正常操作時的一示意圖。
圖3為傳統(tǒng)的延遲鎖定回路正常操作時的另一示意圖。
圖4為傳統(tǒng)的延遲鎖定回路發(fā)生阻塞鎖定情形時的示意圖。
圖5為傳統(tǒng)的延遲鎖定回路發(fā)生諧波鎖定情形時的示意圖。
圖6為本發(fā)明提出的延遲鎖定回路的一實(shí)施例示意圖。
圖7為圖6中第一相位檢測器的輸入信號與輸出信號的示意圖。
圖8為本發(fā)明所提出的方法的一實(shí)施例流程圖。
附圖符號說明100、600 延遲鎖定回路150 相位檢測器160、660 電荷泵170、670 回路濾波器190、690 延遲線610 假鎖定檢測模塊615 第一相位檢測器620 平均電路625 第一比較器630 第二比較器640 第二相位檢測器650 多工器具體實(shí)施方式
如同前文所述，延遲鎖定回路在發(fā)生假鎖定情形時，其延遲線(共包含有N個延遲級)中最后一個延遲級(亦即第N個延遲級)所輸出的延遲時鐘脈沖CKN落后于輸入時鐘脈沖CKIN的延遲時間段Td會小于0.5T或是大于1.5T(T是輸入時鐘脈沖的周期)。假設(shè)延遲線中N個依序串聯(lián)的延遲級所產(chǎn)生的延遲信號依序?yàn)镃K1、CK2、CK3、......、CKN，則延遲信號CK1落后于輸入時鐘脈沖CKIN的延遲時間段就會是Td1(Td1＝Td/N)。而在延遲鎖定回路發(fā)生假鎖定的情形時，延遲信號CK1落后于輸入時鐘脈沖CKIN的延遲時間段Td1就會小于0.5T/N或是大于1.5T/N。本發(fā)明即是利用該一特性，來檢測延遲鎖定回路中假鎖定的情形是否發(fā)生，以進(jìn)一步對延遲鎖定回路進(jìn)行正確的控制動作。
請參閱圖6，圖6為本發(fā)明所提出可防止假鎖定發(fā)生的延遲鎖定回路的一實(shí)施例示意圖。在本實(shí)施例中的延遲鎖定回路600包含有一假鎖定檢測模塊610、一第二相位檢測器640、一多工器650、一電荷泵660、一回路濾波器670、以及一延遲線690。第二相位檢測器640、電荷泵660、回路濾波器670、與延遲線690的功用分別類似于圖1中公知技術(shù)的相位檢測器150、電荷泵160、回路濾波器170、與延遲線190，在此不多作贅述。至于假鎖定檢測模塊610，其包含有一第一相位檢測器615、一平均電路620、以及一比較電路(由一第一比較器625與一第二比較器630所組成)。如同上一段所述，只要檢測延遲信號CK1落后于輸入時鐘脈沖CKIN的延遲時間段Td1的大小，并檢視其是否小于0.5T/N或是大于1.5T/N，即可得知延遲鎖定回路600是否發(fā)生假鎖定的情形。
而本實(shí)施例中主要是采用模擬電路的實(shí)施方式，先以第一相位檢測器615來比較輸入時鐘脈沖CKIN以及延遲時鐘脈沖CK1的相位，以產(chǎn)生一相差信號VPD；再由平均電路620得出相差信號VPD的平均電壓VAV；接下來則由第一比較器625與第二比較器630來判斷平均電壓VAV的大小是否小于一第一參考電壓Vref1或大于一第二參考電壓Vref2，若發(fā)生了前述的情形，則假鎖定檢測模塊610可以通過第一調(diào)升控制信號UP1與第一調(diào)降控制信號DOWN1，經(jīng)由多工器650控制電荷泵660，以改變控制電壓Vctrl的值。如同前段所述，在本實(shí)施例中用來判斷假鎖定是否發(fā)生的準(zhǔn)則為延遲時間段Td1的大小是否小于0.5T/N或是大于1.5T/N。
為敘述方便起見，以實(shí)例進(jìn)一步說明，請參考圖7，圖7為相差信號VPD、輸入時鐘脈沖CKIN、以及延遲時鐘脈沖CK1的示意圖。相差信號VPD具有兩個信號電平，分別是一高電平VH(一般而言VH即為VDD)與一低電平VL(一般而言VL即為0V)，如圖所示，相差信號VPD在高電平的部份即反應(yīng)了輸入時鐘脈沖CKIN與延遲時鐘脈沖CK1相位差的部份，因?yàn)檠舆t時鐘脈沖CK1落后于輸入時鐘脈沖CKIN的時間長度為Td1，故相差信號VPD在高電平的時間長度就會是Td1。相差信號VPD經(jīng)過平均電路620做信號電平的平均處理后，平均電路620輸出一平均電壓VAV＝VL+Td1×(VH-VL)/T。由此可見，當(dāng)延遲時間段Td1小于0.5T/N時，平均電路620所產(chǎn)生的平均電壓VAV就會小于VL+(0.5T/N)×(VH-VL)/T，亦即VL+0.5×(VH-VL)/N，故在本實(shí)施例中，以VL+0.5×(VH-VL)/N的值作為第一參考電壓Vref1的值(當(dāng)VH等于VDD、VL等于0V時，Vref1則等于0.5×VDD/N)。當(dāng)平均電壓VAV的值小于第一參考電壓Vref1的值時，即表示延遲時間段Td1小于0.5T/N，亦即延遲鎖定回路600會發(fā)生阻塞鎖定的情形，此時第一比較器625輸出的第一調(diào)升控制信號UP1將處于高電平狀態(tài)，用以控制延遲線690加大延遲時間段Td，連帶地延遲時間段Td1也跟著加大。相反地，當(dāng)平均電壓VAV的值大于第一參考電壓Vref1的值時，第一比較器625的輸出的第一調(diào)升控制信號UP1將處于低電平狀態(tài)，用以表示第一調(diào)升控制信號UP1為不作用狀態(tài)。
相似地，則當(dāng)延遲時間段Td1大于1.5T/N時，平均電路620所產(chǎn)生的平均電壓VAV就會大于VL+(1.5T/N)×(VH-VL)/T，亦即VL+1.5×(VH-VL)/N，故在本實(shí)施例中，以VL+1.5×(VH-VL)/N的值作為第二參考電壓Vref2的值(當(dāng)V1等于VDD、V2等于0V時，Vref2則等于1.5×VDD/N)。當(dāng)平均電壓VAV的值大于第二參考電壓Vref2的值，即表示延遲時間段Td1大于1.5T/N，亦即延遲鎖定回路600會發(fā)生諧波鎖定的情形，此時第二比較器630輸出的第一調(diào)降控制信號DOWN1將處于高電平狀態(tài)，用以控制延遲線690縮短延遲時間段Td，連帶地延遲時間段Td1也跟著縮短。相反地，當(dāng)平均電壓VAV的值小于第二參考電壓Vref2的值時，第二比較器630的輸出的第一調(diào)降控制信號DOWN1將處于低電平狀態(tài)，用以表示第一調(diào)降控制信號DOWN1為不作用狀態(tài)。
本實(shí)施例中的多工器650的作用在于，接收假鎖定檢測模塊610所輸出的第一調(diào)升控制信號UP1與第一調(diào)降控制信號DOWN1，和第二相位檢測器640所輸出的第二調(diào)升控制信號UP2與第二調(diào)降控制信號DOWN2，以輸出一最終調(diào)升控制信號UPfinal與一最終調(diào)降控制信號DOWNfinal。其操作方式為，當(dāng)?shù)谝徽{(diào)升控制信號UP1處于高電平狀態(tài)時，多工器650會輸出第一調(diào)升控制信號UP1為最終調(diào)升控制信號UPfinal，否則多工器650會輸出第二調(diào)升控制信號UP2為最終調(diào)升控制信號UPfinal；當(dāng)?shù)谝徽{(diào)降控制信號DOWN1處于高電平狀態(tài)時，多工器650會輸出第一調(diào)降控制信號DOWN1為最終調(diào)降控制信號DOWNfinal，否則多工器650會輸出第二調(diào)降控制信號DOWN2為最終調(diào)降控制信號DOWNfinal。也就是說，在沒有發(fā)生假鎖定情形的情形下，多工器650會使用第二相位檢測器640所輸出的第二調(diào)升控制信號UP2與第二調(diào)降控制信號DOWN2作為其所輸出的最終調(diào)升控制信號UPfinal與最終調(diào)降控制信號DOWNfinal。當(dāng)發(fā)生假鎖定情形時，于第二相位檢測器640所輸出的第二調(diào)升控制信號UP2或第二調(diào)降控制信號DOWN2可能會引導(dǎo)控制電壓Vctrl朝向錯誤的方向改變，因此當(dāng)?shù)谝槐容^器625檢測出阻塞鎖定情形時，本實(shí)施例中的多工器650將切換使用第一調(diào)升控制信號UP1作為最終調(diào)升控制信號UPfinal，通過電荷泵660與回路濾波器670調(diào)整控制電壓Vctrl的值，以加大延遲時間段Td。相似的，當(dāng)?shù)诙容^器630檢測出諧波鎖定情形時，本實(shí)施例中的多工器650將切換使用第一調(diào)降控制信號DOWN1作為最終調(diào)降控制信號DOWNfinal，通過電荷泵660與回路濾波器670調(diào)整控制電壓Vctrl的值，以縮短延遲時間段Td。
請注意，在前述的說明中，第一相位檢測器615以輸入時鐘脈沖CKIN以及延遲線690中第一個延遲級所產(chǎn)生的延遲時鐘脈沖CK1作為輸入信號。而實(shí)際上，第一相位檢測器615亦可以使用輸入時鐘脈沖CKIN以及延遲線690中第m個延遲級所產(chǎn)生的延遲時鐘脈沖CKm作為輸入信號，此時第一參考電壓Vref1與第二參考電壓Vref2的值分別需設(shè)為0.5×(VH-VL)×m/N+VL與1.5×(VH-VL)×m/N+VL(當(dāng)VH等于VDD、VL等于0V時，Vref1與Vref1則分別等于0.5×VDD×m/N與1.5×VDD×m/N)。不同的m值，會影響系統(tǒng)檢測假鎖定的范圍。當(dāng)m的值越小，系統(tǒng)可以檢測的范圍就越廣，故本發(fā)明較佳的作法是以輸入時鐘脈沖CKIN以及延遲線690中第一個延遲級所產(chǎn)生的延遲時鐘脈沖CK1作為第一相位檢測器615的輸入信號。
另外，第一相位檢測器615亦可以使用延遲線690中相距m個延遲級的兩個延遲級所產(chǎn)生的兩個延遲時鐘脈沖作為輸入信號(舉例來說，CK2與CK2+m)此時第一參考電壓Vref1與第二參考電壓Vref2的值分別需設(shè)為0.5×(VH-VL)×m/N+VL與1.5×(VH-VL)×m/N+VL(當(dāng)VH等于VDD、VL等于0V時，Vref1與Vref2則分別等于0.5×VDD×m/N與1.5×VDD×m/N)。相似地，在該種情形下，當(dāng)m的值越小，系統(tǒng)可以檢測假鎖定的范圍就越廣。
在圖6所示的實(shí)施例中，假鎖定檢測模塊610可以同時檢測延遲鎖定回路600是否發(fā)生阻塞鎖定的情形(使用第一比較器625)或諧波鎖定的情形(使用第二比較器630)。然而，在實(shí)施本發(fā)明所提出的延遲鎖定回路600時，假鎖定檢測模塊610中亦可以只包含有第一比較器625(而不包含第二比較器630，故此時假鎖定檢測模塊610只能檢測出阻塞鎖定的情形)；或是只包含有第二比較器630(而不包含第一比較器625，故此時假鎖定檢測模塊610只能檢測出諧波鎖定的情形)。是否需要第一比較器625或第二比較器630，端賴實(shí)際應(yīng)用的需求而定，這些都是本發(fā)明可能的實(shí)施方式。
接下來請參閱圖8，圖8為本發(fā)明所提出的方法的一實(shí)施例流程圖。該一流程圖可應(yīng)用在一延遲鎖定回路中，以防止該延遲鎖定回路發(fā)生假鎖定的情形。該延遲鎖定回路包含有一延遲線，一輸入時鐘脈沖CKIN(周期為T)為該延遲線的輸入信號，該延遲線中N個依序串聯(lián)的延遲級所產(chǎn)生的延遲信號則依序?yàn)镃K1、CK2、CK3、......、CKN，其中，延遲時鐘脈沖CKN落后于輸入時鐘脈沖CKIN的延遲時間段為Td。以下將詳述圖8中的各個步驟。
步驟710比較一第一時鐘脈沖CKA與一第二時鐘脈沖CKB的相位以產(chǎn)生一相差信號VPD。
步驟720產(chǎn)生相差信號VPD的一平均電壓VAV。
步驟730比較平均電壓VAV與一第一參考電壓Vref1以產(chǎn)生一第一調(diào)升控制信號UP1；比較平均電壓VAV與一第二參考電壓Vref2以產(chǎn)生一第一調(diào)降控制信號DOWN1。
步驟740當(dāng)?shù)谝徽{(diào)升控制信號UP1處于一第一電平時，使用第一調(diào)升控制信號UP1控制該延遲鎖定回路，以加大延遲時間段Td；當(dāng)?shù)谝徽{(diào)降控制信號DOWN1處于一第一電平時，使用第一調(diào)降控制信號DOWN1控制該延遲鎖定回路，以縮短延遲時間段Td。
如同前段對圖6所做的描述，假設(shè)相差信號VPD具有兩個狀態(tài)，分別是一高電平VH與一低電平VL，若在步驟710中所使用的第一時鐘脈沖CKA與一第二時鐘脈沖CKB分別是輸入時鐘脈沖CKIN以及該延遲線中第一個延遲級所產(chǎn)生的延遲時鐘脈沖CK1時，則第一參考電壓Vref1與第二參考電壓Vref2分別需設(shè)為0.5×(VH-VL)/N+VL與1.5×(VH-VL)/N+VL(當(dāng)VH等于VDD、VL等于0V時，Vref1與Vref2則分別等于0.5×VDD/N與1.5×VDD/N)；另外，在步驟710中所使用的第一時鐘脈沖CKA與一第二時鐘脈沖CKB也可以分別是輸入時鐘脈沖CKIN以及該延遲線中第m個延遲級所產(chǎn)生的延遲時鐘脈沖CKm，此時第一參考電壓Vref1與第二參考電壓Vref2則分別需設(shè)為0.5×(VH-VL)×m/N+VL與1.5×(VH-VL)×m/N+VL(當(dāng)VH等于VDD、VL等于0V時，Vref1與Vref2分別等于0.5×VDD×m/N與1.5×VDD×m/N)；當(dāng)然，本發(fā)明的方法亦可以使用該延遲線中相距m個延遲級的兩個延遲級所產(chǎn)生的兩個延遲時鐘脈沖作為輸入信號(舉例來說，CK1與CK1+m)，此時相同于前述的情形，第一參考電壓Vref1與第二參考電壓Vref2的值分別需設(shè)為0.5×(VH-VL)×m/N+VL與1.5×(VH-VL)×m/N+VL(當(dāng)VH等于VDD、VL等于0V時，Vref1與Vref2則分別等于0.5×VDD×m/N與1.5×VDD×m/N)。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請專利范圍所進(jìn)行的等效變化與修改，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種可防止假鎖定發(fā)生的延遲鎖定回路，包含有一假鎖定檢測模塊，包含有一第一相位檢測器，電連接到一第一時鐘脈沖與一第二時鐘脈沖，用來比較該第一時鐘脈沖與該第二時鐘脈沖的相位以產(chǎn)生一相差信號；一平均電路，電連接到該第一相位檢測器，用來產(chǎn)生對應(yīng)該相差信號的一平均電壓；以及一比較電路，電連接到該平均電路，用來比較該平均電壓與至少一參考電壓以產(chǎn)生至少一調(diào)升/調(diào)降控制信號；一延遲線，電連接到一輸入時鐘脈沖與一控制節(jié)點(diǎn)，用來根據(jù)該控制節(jié)點(diǎn)上的一控制電壓，以至少一延遲時間段延遲該輸入時鐘脈沖以產(chǎn)生至少一延遲時鐘脈沖；以及一電荷泵，電連接到該假鎖定檢測模塊與該控制節(jié)點(diǎn)，用來根據(jù)該至少一調(diào)升/調(diào)降控制信號調(diào)整該控制節(jié)點(diǎn)上的該控制電壓。
2.如權(quán)利要求1所述的延遲鎖定回路，其中該比較電路包含有一第一比較器，用來比較該平均電壓與一第一參考電壓以輸出一第一調(diào)升控制信號；其中，若該平均電壓小于該第一參考電壓，則該第一調(diào)升控制信號處于一第一電平，用以加大該延遲線的該至少一延遲時間段。
3.如權(quán)利要求2所述的延遲鎖定回路，其中Vref1＝0.5×(VH-VL)/N+VL，其中Vref1為該第一參考電壓，VH與VL分別為該相差信號的一高電平與一低電平，N為該延遲線中所包含的延遲級的數(shù)量。
4.如權(quán)利要求1所述的延遲鎖定回路，其中該比較電路包含有一第二比較器，用來比較該平均電壓與一第二參考電壓以輸出一第一調(diào)降控制信號；其中，若該平均電壓大于該第二參考電壓，則該第一調(diào)降控制信號處于一第一電平，用以縮短該延遲線的該至少一延遲時間段。
5.如權(quán)利要求4所述的延遲鎖定回路，其中Vref2＝1.5×(VH-VL)/N+VL，其中Vref2為該第二參考電壓，VH與VL分別為該相差信號的一高電平與一低電平，N為該延遲線中所包含的延遲級的數(shù)量。
6.如權(quán)利要求1所述的延遲鎖定回路，其還包含有一第二相位檢測器，用來比較該輸入時鐘脈沖與一第三時鐘脈沖的相位以產(chǎn)生一第二調(diào)升控制信號與一第二調(diào)降控制信號；以及一多工器，電連接到該比較電路、該第二相位檢測器、以及該電荷泵，用來根據(jù)該比較電路所輸出的一第一調(diào)升控制信號以及該第二相位檢測器所輸出的該第二調(diào)升控制信號和該第二調(diào)降控制信號，控制該電荷泵調(diào)整該控制節(jié)點(diǎn)上的該控制電壓；其中，該第三時鐘脈沖為該多個延遲時鐘脈沖中與該輸入時鐘脈沖具有最大延遲差距的延遲時鐘脈沖。
7.如權(quán)利要求6所述的延遲鎖定回路，其中若該第一調(diào)升控制信號處于一第一電平，則該多工器輸出該第一調(diào)升控制信號至該電荷泵，以加大該延遲線的該至少一延遲時間段。
8.如權(quán)利要求1所述的延遲鎖定回路，其還包含有一第二相位檢測器，用來比較該輸入時鐘脈沖與一第三時鐘脈沖的相位以產(chǎn)生一第二調(diào)升控制信號與一第二調(diào)降控制信號；以及一多工器，電連接到該比較電路、該第二相位檢測器、以及該電荷泵，用來根據(jù)該比較電路所輸出的一第一調(diào)降控制信號以及該第二相位檢測器所輸出的該第二調(diào)升控制信號和該第二調(diào)降控制信號，控制該電荷泵調(diào)整該控制節(jié)點(diǎn)上的該控制電壓；其中，該第三時鐘脈沖為該多個延遲時鐘脈沖中與該輸入時鐘脈沖具有最大延遲差距的延遲時鐘脈沖。
9.如權(quán)利要求8所述的延遲鎖定回路，其中若該第一調(diào)降控制信號處于一第一電平，則該多工器輸出該第一調(diào)降控制信號至該電荷泵，以縮短該延遲線的該至少一延遲時間段。
10.如權(quán)利要求1所述的延遲鎖定回路，其還包含有一第二相位檢測器，用來比較該輸入時鐘脈沖與一第三時鐘脈沖的相位以產(chǎn)生一第二調(diào)升控制信號與一第二調(diào)降控制信號；以及一多工器，電連接到該比較電路、該第二相位檢測器、以及該電荷泵，用來根據(jù)該比較電路所輸出的一第一調(diào)升另包控制信號和一第一調(diào)降控制信號以及該第二相位檢測器所輸出的該第二調(diào)升控制信號和該第二調(diào)降控制信號，控制該電荷泵調(diào)整該控制節(jié)點(diǎn)上的該控制電壓；其中，該第三時鐘脈沖為該多個延遲時鐘脈沖中與該輸入時鐘脈沖具有最大延遲差距的延遲時鐘脈沖。
11.如權(quán)利要求10所述的延遲鎖定回路，其中若該第一調(diào)升控制信號處于一第一電平，則該多工器輸出該第一調(diào)升控制信號至該電荷泵，以加大該延遲線的該至少一延遲時間段；若該第一調(diào)降控制信號處于一第一電平，則該多工器輸出該第一調(diào)降控制信號至該電荷泵，以縮短該延遲線的該至少一延遲時間段。
12.如權(quán)利要求1所述的延遲鎖定回路，其中該第一時鐘脈沖與該第二時鐘脈沖分別為該輸入時鐘脈沖與該多個延遲時鐘脈沖中的一選定延遲時鐘脈沖。
13.如權(quán)利要求12所述的延遲鎖定回路，其中該選定延遲時鐘脈沖為該多個延遲時鐘脈沖中與該輸入時鐘脈沖具有最小延遲差距的延遲時鐘脈沖。
14.如權(quán)利要求1所述的延遲鎖定回路，其中該第一時鐘脈沖與該第二時鐘脈沖分別為該多個延遲時鐘脈沖中的一第一選定延遲時鐘脈沖與一第二選定延遲時鐘脈沖。
15.如權(quán)利要求14所述的延遲鎖定回路，其中該第一與第二選定延遲時鐘脈沖為該多個延遲時鐘脈沖中兩個具有最小延遲差距的延遲時鐘脈沖。
16.一種用來防止一延遲鎖定回路發(fā)生假鎖定的方法，其中，該延遲鎖定回路用來使用至少一延遲時間段延遲一輸入時鐘脈沖以產(chǎn)生至少一延遲時鐘脈沖，該方法包含有以下步驟比較一第一時鐘脈沖與一第二時鐘脈沖的相位以產(chǎn)生一相差信號；產(chǎn)生該相差信號的一平均電壓；比較該平均電壓與至少一參考電壓以產(chǎn)生至少一調(diào)升/調(diào)降控制信號；以及使用該至少一調(diào)升/調(diào)降控制信號控制該延遲鎖定回路，以調(diào)整該延遲鎖定回路的該至少一延遲時間段。
17.如權(quán)利要求16所述的方法，其中若該平均電壓小于一第一參考電壓，則該方法所產(chǎn)生的一第一調(diào)升控制信號處于一第一電平，用以加大該延遲鎖定回路的該至少一延遲時間段。
18.如權(quán)利要求17所述的方法，其中Vref1＝0.5×(VH-VL)/N+VL，其中Vref1為該第一參考電壓，VH與VL分別為該相差信號的一高電平與一低電平，N為該延遲鎖定回路所產(chǎn)生的該延遲時鐘脈沖的數(shù)量。
19.如權(quán)利要求16所述的方法，其中若該平均電壓大于一第二參考電壓，則該方法所產(chǎn)生的一第一調(diào)降控制信號處于一第一電平，用以縮短該延遲鎖定回路的該至少一延遲時間段。
20.如權(quán)利要求19所述的方法，其中Vref2＝1.5×(VH-VL)/N+VL，其中Vref2為該第二參考電壓，VH與VL分別為該相差信號的一高電平與一低電平，N為該延遲鎖定回路所產(chǎn)生的該延遲時鐘脈沖的數(shù)量。
21.如權(quán)利要求16所述的方法，其中該第一時鐘脈沖與該第二時鐘脈沖分別為該輸入時鐘脈沖與該多個延遲時鐘脈沖中的一選定延遲時鐘脈沖。
22.如權(quán)利要求21所述的方法，其中該選定延遲時鐘脈沖為該多個延遲時鐘脈沖中與該輸入時鐘脈沖具有最小延遲差距的延遲時鐘脈沖。
23.如權(quán)利要求16所述的方法，其中該第一時鐘脈沖與該第二時鐘脈沖分別為該多個延遲時鐘脈沖中的一第一選定延遲時鐘脈沖與一第二選定延遲時鐘脈沖。
24.如權(quán)利要求23所述的方法，其中該第一與第二選定延遲時鐘脈沖為該多個延遲時鐘脈沖中兩個具有最小延遲差距的延遲時鐘脈沖。
全文摘要
本發(fā)明公開一種可防止假鎖定情形發(fā)生的延遲鎖定回路及相關(guān)方法，該延遲鎖定回路包含有一假鎖定檢測模塊、一延遲線、以及一電荷泵。該假鎖定檢測模塊則包含有一第一相位檢測器，用來比較一第一時鐘脈沖與第二時鐘脈沖的相位，以產(chǎn)生一相差信號；一平均電路，用來產(chǎn)生對應(yīng)該相差信號的一平均電壓；以及一比較電路，用來比較該平均電壓與至少一參考電壓，以產(chǎn)生至少一調(diào)升/調(diào)降控制信號。其中，該電荷泵可根據(jù)該至少一調(diào)升/調(diào)降控制信號調(diào)整一控制電壓；該延遲線則可根據(jù)該控制電壓，以至少一延遲時間段延遲一輸入時鐘脈沖，以產(chǎn)生至少一延遲時鐘脈沖。
文檔編號H03L7/08GK1677862SQ200410031860
公開日2005年10月5日 申請日期2004年3月30日 優(yōu)先權(quán)日2004年3月30日
發(fā)明者陳建銘, 吳慶杉 申請人:聯(lián)發(fā)科技股份有限公司