技術(shù)編號：7509530
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種保護(hù)電路，用于抑制由高電壓波動引起的內(nèi)部電路的破壞，這種高電壓波動是由于半導(dǎo)體集成電路中輸入端子和電源端子的靜電放電(ESD)引起的。背景技術(shù) 日本專利公開No.2004-14929(圖1，0060段)公開了一種抑制ESD的保護(hù)電路，該電路的配置包括電阻元件和電容元件、CMOS反相器和n溝道型箝位MOS晶體管，該電阻元件和電容元件串聯(lián)連接在電源線和接地線之間，該CMOS反相器的輸入連接在電阻元件和電容元件之間，該n溝道型箝位MOS晶體管的柵電...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。