技術編號：7542340
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本實用新型涉及ー種可集成的帶延遲和脈沖的上電復位電路。背景技術隨著集成電路規(guī)模的擴大，其內(nèi)部不可避免的同時含有數(shù)字電路和模擬電路，為保證集成電路內(nèi)部數(shù)字邏輯的正確性，需要提供復位信號。上電復位電路(power onreset，簡稱P0R)，即在電源上電過程中，產(chǎn)生ー個有效的復位信號來使內(nèi)部電路鎖定或翻轉(zhuǎn)，以便在上電期間更好的定義邏輯狀態(tài)。ー種最簡單最常見的上電復位電路的實現(xiàn)方式如圖I所示，利用RC的充放電原理來實現(xiàn)。當電源電壓開始升高吋，電容兩端電壓不能突...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。