技術(shù)編號：8715841
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。柵極工藝在半導(dǎo)體行業(yè)中要求沉積質(zhì)量非常高，尤其在大功率半導(dǎo)體器件中，柵極質(zhì)量的好壞決定了整個產(chǎn)品的性能及可靠性。現(xiàn)有的功率器件IGBT、VDMOS產(chǎn)品柵工藝結(jié)構(gòu)都是傳統(tǒng)的結(jié)構(gòu)如圖1所示，在多晶硅，柵刻蝕工藝中，會在多晶硅與柵接觸的角落形成空洞，在高溫老化試驗中，這點是電場最集中的環(huán)節(jié)，相對比較薄弱，漏電相比其他地方會增大，最終柵極失效。實用新型內(nèi)容本實用新型要解決的技術(shù)問題是為了解決上述的問題，本實用新型提供一種防漏電的功率器件及其制造方法來解決上述問題。...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。