防漏電的功率器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種半導體集成電路，尤其涉及一種防漏電的功率器件。
【背景技術(shù)】
[0002]柵極工藝在半導體行業(yè)中要求沉積質(zhì)量非常高，尤其在大功率半導體器件中，柵極質(zhì)量的好壞決定了整個產(chǎn)品的性能及可靠性。
[0003]現(xiàn)有的功率器件IGBT、VDMOS產(chǎn)品柵工藝結(jié)構(gòu)都是傳統(tǒng)的結(jié)構(gòu)如圖1所示，在多晶硅，柵刻蝕工藝中，會在多晶硅與柵接觸的角落形成空洞，在高溫老化試驗中，這點是電場最集中的環(huán)節(jié)，相對比較薄弱，漏電相比其他地方會增大，最終柵極失效。
【實用新型內(nèi)容】
[0004]本實用新型要解決的技術(shù)問題是:為了解決上述的問題，本實用新型提供一種防漏電的功率器件及其制造方法來解決上述問題。
[0005]本實用新型解決其技術(shù)問題所采用的技術(shù)方案是:一種具有防漏電的功率器件，包括芯片和由芯片表面自下而上的柵氧化層、絕緣層、電極及金屬層，所述的電極的左側(cè)設置柵氧化層和絕緣層，所述的電極的右側(cè)也設置柵氧化層和絕緣層，柵氧化層和絕緣層之間設有多晶硅層，絕緣層將柵氧化層與電極隔開，左側(cè)的柵氧化層和多晶硅層與左側(cè)的絕緣層接觸的一側(cè)具有第一 SIN側(cè)墻，右側(cè)的柵氧化層和多晶硅層與右側(cè)的絕緣層接觸的一側(cè)具有第二 SIN側(cè)墻。
[0006]所述的芯片從背面到正面依次為集電區(qū)、漂移區(qū)、阱區(qū)、第一發(fā)射極和第二發(fā)射極，所述的第一發(fā)射極和第二發(fā)射極設置在阱區(qū)內(nèi)且相互隔開。
[0007]左側(cè)的柵氧化層與漂移區(qū)、阱區(qū)、第一發(fā)射極部分相連，右側(cè)的柵氧化層與漂移區(qū)、阱區(qū)、第二發(fā)射極部分相連。
[0008]本實用新型的有益效果是，本實用新型沉積一層SIN薄膜，利用集成電路中的SP埃CER工藝，形成SIN側(cè)墻，用于填補傳統(tǒng)工藝刻蝕中形成的空洞，可以對IGBT、VDMOS柵極起到一個很好的保護作用，從而減小柵極在高壓、大電流下的漏電，提高產(chǎn)品可靠性。
【附圖說明】
[0009]下面結(jié)合附圖和實施例對本實用新型進一步說明。
[0010]圖1是傳統(tǒng)的功率器件的結(jié)構(gòu)示意圖；
[0011]圖2是本發(fā)防漏電的功率器件最優(yōu)實施例的結(jié)構(gòu)示意圖。
[0012]圖中集電區(qū)1，漂移區(qū)2，阱區(qū)3，第一發(fā)射極4，第二發(fā)射極5，電極6，金屬層7，柵氧化層8，絕緣層9，多晶硅層10，第一 SIN側(cè)墻11，第二 SIN側(cè)墻12。
【具體實施方式】
[0013]現(xiàn)在結(jié)合附圖對本實用新型作進一步詳細的說明。這些附圖均為簡化的示意圖，僅以示意方式說明本實用新型的基本結(jié)構(gòu)，因此其僅顯示與本實用新型有關(guān)的構(gòu)成。
[0014]如圖2所示，本實用新型具有防漏電的功率器件，一種具有防漏電的功率器件，包括芯片和由芯片表面自下而上的柵氧化層8、絕緣層9、電極6及金屬層7，電極6的左側(cè)設置柵氧化層8和絕緣層9，電極6的右側(cè)也設置柵氧化層8和絕緣層9，柵氧化層8和絕緣層9之間設有多晶硅層10，絕緣層9將柵氧化層8與電極6隔開，左側(cè)的柵氧化層8和多晶硅層10與左側(cè)的絕緣層9接觸的一側(cè)具有第一 SIN側(cè)墻11，右側(cè)的柵氧化層8和多晶硅層10與右側(cè)的絕緣層9接觸的一側(cè)具有第二 SIN側(cè)墻12。芯片從背面到正面依次為集電區(qū)
1、漂移區(qū)2、阱區(qū)3、第一發(fā)射極4和第二發(fā)射極5，第一發(fā)射極4和第二發(fā)射極5設置在阱區(qū)3內(nèi)且相互隔開。左側(cè)的柵氧化層8與漂移區(qū)2、阱區(qū)3、第一發(fā)射極4部分相連，右側(cè)的柵氧化層8與漂移區(qū)2、阱區(qū)3、第二發(fā)射極5部分相連。
[0015]一種具有防漏電的功率器件的制造方法，步驟如下，
[0016]a、在芯片表面沉積均勻的柵氧化層8 ;具體工作溫度為900°C，在N2保護下沉積80分鐘，沉積的柵氧化層8的厚度為IlOOum ；
[0017]b、柵氧化層8的表面沉積多晶硅層10 ;利用LPCVD沉積7500埃的多晶硅層10 ;步驟b中利用LPCVD沉積厚度為7500埃的多晶硅層10 ；
[0018]C、多晶硅層10經(jīng)過干法刻蝕，留出多晶硅窗口，
[0019]d、左側(cè)的多晶硅層10的表面和右側(cè)多晶硅層10的表面沉積均勻的第一 SIN薄膜和第二 SIN薄膜，第一 SIN薄膜和第二 SIN薄膜采用PECVD或HPCVD沉積形成；
[0020]e、第一 SIN薄膜和第二 SIN薄膜經(jīng)過干法刻蝕，形成第一 SIN側(cè)墻10和第二 SIN側(cè)墻11，利用刻蝕機P5000刻蝕厚度為2000埃的第一 SIN側(cè)墻10和第二 SIN側(cè)墻11，
[0021]f、第一 SIN側(cè)墻10與第二 SIN側(cè)墻11通過濕法腐蝕之前工藝中殘留的柵氧。
[0022]以上述依據(jù)本實用新型的理想實施例為啟示，通過上述的說明內(nèi)容，相關(guān)工作人員完全可以在不偏離本項實用新型技術(shù)思想的范圍內(nèi)，進行多樣的變更以及修改。本項實用新型的技術(shù)性范圍并不局限于說明書上的內(nèi)容，必須要根據(jù)權(quán)利要求范圍來確定其技術(shù)性范圍。
【主權(quán)項】
1.一種具有防漏電的功率器件，其特征是:包括芯片和由芯片表面自下而上的柵氧化層(8)、絕緣層(9)、電極(6)及金屬層(7)，所述的電極￠)的左側(cè)設置柵氧化層(8)和絕緣層(9)，所述的電極￠)的右側(cè)也設置柵氧化層(8)和絕緣層(9)，柵氧化層(8)和絕緣層(9)之間設有多晶硅層(10)，絕緣層(9)將柵氧化層(8)與電極(6)隔開，左側(cè)的柵氧化層⑶和多晶硅層(10)與左側(cè)的絕緣層(9)接觸的一側(cè)具有第一 SIN側(cè)墻(11)，右側(cè)的柵氧化層(8)和多晶硅層(10)與右側(cè)的絕緣層(9)接觸的一側(cè)具有第二 SIN側(cè)墻(12)。
2.如權(quán)利要求1所述的具有防漏電的功率器件，其特征是:所述的芯片從背面到正面依次為集電區(qū)(I)、漂移區(qū)(2)、阱區(qū)(3)、第一發(fā)射極(4)和第二發(fā)射極(5)，所述的第一發(fā)射極(4)和第二發(fā)射極(5)設置在阱區(qū)(3)內(nèi)且相互隔開。
3.如權(quán)利要求2所述的具有防漏電的功率器件，其特征是:左側(cè)的柵氧化層(8)與漂移區(qū)(2)、阱區(qū)(3)、第一發(fā)射極⑷部分相連，右側(cè)的柵氧化層⑶與漂移區(qū)(2)、阱區(qū)(3)、第二發(fā)射極(5)部分相連。
【專利摘要】本實用新型涉及一種具有防漏電的功率器件，包括芯片和由芯片表面自下而上的柵氧化層、絕緣層、電極及金屬層，所述的電極的左側(cè)設置柵氧化層和絕緣層，所述的電極的右側(cè)也設置柵氧化層和絕緣層，柵氧化層和絕緣層之間設有多晶硅層，絕緣層將柵氧化層與電極隔開，左側(cè)的柵氧化層和多晶硅層與左側(cè)的絕緣層接觸的一側(cè)具有第一SIN側(cè)墻，右側(cè)的柵氧化層和多晶硅層與右側(cè)的絕緣層接觸的一側(cè)具有第二SIN側(cè)墻。本實用新型沉積一層SIN薄膜，形成SIN側(cè)墻，可以對IGBT、VDMOS柵極起到一個很好的保護作用，從而減小柵極在高壓、大電流下的漏電，提高產(chǎn)品可靠性。
【IPC分類】H01L29-06, H01L29-423
【公開號】CN204424260
【申請?zhí)枴緾N201520070004
【發(fā)明人】郝建勇, 張志娟, 周炳
【申請人】蘇州同冠微電子有限公司
【公開日】2015年6月24日
【申請日】2015年1月30日