專利名稱：有源矩陣陣列裝置的制作方法
有源矩陣陣列裝置發(fā)明領(lǐng)域本發(fā)明涉及有源矩陣陣列裝置，具體而言，所涉及的有源矩陣裝 置中，提供了數(shù)模轉(zhuǎn)換器電路來生成各個裝置像素的驅(qū)動信號。例如， 本發(fā)明涉及顯示裝置。在典型的顯示器配置中，給有源矩陣陣列的列 提供模擬驅(qū)動信號，因而，數(shù)模轉(zhuǎn)換器電路是列驅(qū)動電路的一部分。
背景技術(shù)：
低溫多晶硅(LTPS)有源矩陣顯示器通常使用集成的行和源(或 列)驅(qū)動器來減小互連的復雜度和成本。在列驅(qū)動器的情況下，集成 數(shù)模轉(zhuǎn)換器(DAC)也是非常有用的，以使玻璃界面數(shù)字化。這降低 了顯示模塊的總成本，并能用標準的數(shù)字CMOS工藝流程制造出顯 示控制器。在有源矩陣液晶(LC)顯示器的列驅(qū)動電路中使用電阻串數(shù)模 轉(zhuǎn)換器是眾所周知的。單串電阻通常用于提供許多轉(zhuǎn)換器電路，因為 這能確保轉(zhuǎn)換器的輸出電壓有較好的一致性。電阻串包括一個電阻或 在沿著串的長度的不同位置串聯(lián)連接的電阻組。將電壓施加給電阻串 的每個終端，此外，還將電壓施加給沿著串的中間位置。從串的長度 的不同位置獲取輸出，在這些位置處顯示的電壓表示數(shù)模轉(zhuǎn)換器的模 擬輸出電壓電平。這些電壓在電壓范圍內(nèi)是均勻分布的，從而使轉(zhuǎn)換 器具有線性的輸出電壓特性，或者，可以對其進行設置，以產(chǎn)生非線 性特性。在多數(shù)情況下，施加給有源矩陣顯示器的源(或列)線路的驅(qū)動 電壓不具有依賴于數(shù)字代碼的線性。這是因為，源驅(qū)動輸出電壓必須 校正依賴于在顯示器(例如，液晶區(qū)或發(fā)光二極管)中使用的電光作 用的特定電壓，從而提供適當?shù)牧炼扰c數(shù)字代碼關(guān)系(伽瑪校正)。電阻串為實現(xiàn)伽瑪校正(即生成與數(shù)字代碼相對的適當?shù)姆蔷€性 輸出電壓)提供了一種簡便的方法。電阻串生成一組基準電壓(在6 比特DAC的情況下為64個)。然后，解碼器和電壓選擇器電路用于 解碼數(shù)字輸出，并從64個基準電壓中選擇一個基準電壓。可以通過 改變從電阻串獲取輸出的位置之間的電阻值或者通過改變施加給電 阻串內(nèi)的位置的電壓值而實現(xiàn)所需的非線性。該技術(shù)已經(jīng)用在LTPS顯示器中，但其不利之處在于，在多晶硅 中使用的設計規(guī)則導致需要更多的解碼器(特別是對于6比特或更高 的DAC而言)。還眾所周知的是，使用二級電阻電容的混合DAC (TNakamuraet al Asia Display conference proceedings 2001 , p1603)能明顯減少轉(zhuǎn)換 器的數(shù)量。在晶體硅IC (J W Yang and K W Martin IEEE J. Solid-State Circuits, 24, pl458 (1989))中較早地使用了這種方法。在這種轉(zhuǎn)換 器中，電阻串用于生成許多對基準電壓。然后，最高有效位(MSB) 用于選擇一對基準電壓，以作為第二級電容轉(zhuǎn)換器的輸入，其數(shù)字輸 入是LSB。例如，為了實現(xiàn)6比特轉(zhuǎn)換，3個MSB可以從8對基準 電壓中選擇1對基準電壓(VI和Vh)，然后，3LSB根據(jù)數(shù)字數(shù)據(jù)而 在VI和Vh之間生成輸出電壓。第二級電容轉(zhuǎn)換在VI和Vh之間是 線性的，伽瑪校正是由3MSB電阻串DAC提供的。因而，可以將全 部轉(zhuǎn)換描述為"分段線性"。在圖1中示出了在LTPS顯示器中如何使用公知的技術(shù)實現(xiàn)這種 6比特二級DAC的框圖。DAC 10包括一對鎖存器12，其用于將6比特像素數(shù)據(jù)鎖存到第 一DAC14中，第一DAC14將像素數(shù)據(jù)的3個最高有效位(MSB) 作為輸入。該3比特DAC 14作為電壓選擇器，用于輸出高壓軌Vh 和低壓軌VI。這些電壓是由電阻串15從基準電壓Vrefs中選擇的。3個最低有效位(LSB)用于以開關(guān)電容DAC 18 ("C-DAC") 和開關(guān)電容緩沖放大器20 ("SC緩沖放大器")的形式控制3比特 DAC 16。通過3:1復用器和列預充電電路22將輸出提供給像素陣列 的列。圖2示出了如何使用公知的技術(shù)實現(xiàn)包括3LSB電容DAC 18和 緩沖放大器20的第二級16。圖2中的反饋電容的值為8C，需要用它為反相放大器設置校正 增益。8C的值確保來自放大器的輸出電壓從LSB 二進制代碼OOO處 的VI線性增加到LSB 二進制代碼111處的Vl+7(Vh-VI) / 8。因此， 電壓在代碼000和111之間的7個相等步驟中以(Vh-VI)/8增加。級16工作在兩種模式下。在設置模式(此時Ck2高，Ckl低) 下，將放大器的反相輸入端和輸出端連在一起。這意味著將8C反饋 電容(24)的一端充電到放大器的內(nèi)置偏移電壓，同時將反饋電容的 另一端充電到VI。同時將所有的輸入電容充電到Vh。在輸出(或活動)模式(此時Ckl高，Ck2低)下，如果LSB 數(shù)據(jù)比特(BO、 B1禾卩B2)等于l，則將施加給輸入電容(C、 2C和 4C)的相應輸入電壓從Vh切換到VI。如果LSB數(shù)據(jù)值等于O，則 相應的輸入電壓保持在Vh。這使得反相放大器的輸出電壓與值LSB 數(shù)據(jù)一起線性增加，從LSB 二進制代碼000處的VI線性增加到LSB 二進制代碼111處的Vl+7(Vh-VI) /8。圖2中的等式給出了所產(chǎn)生的 輸出電壓。圖2的第二級DAC是眾所周知的，并將其稱為電荷重分布開關(guān) 電容轉(zhuǎn)換器。它特別適用于LTPS技術(shù)，因為開關(guān)電容電路校正了放 大器中的偏移電壓變化，這些變化在LTPS技術(shù)中是較大的，因為薄 膜晶體管的電特性有較大變化。在圖2中，所示的放大器是單輸入高增益反相放大器。但是，可 以使用任何傳統(tǒng)的高開環(huán)增益差動輸入放大器來實現(xiàn)相同的操作，其 中，正端與接地電位相連，電容和反饋連接到反相輸入端。雖然圖1和2所示的方法提供了比單級電阻串更緊湊的DAC， 但使用LTPS的布局區(qū)域仍舊很大。對于當前的和未來的顯示分辨率 而言，這意味著不能每列有一個DAC。而是必須在多個列上復用來 自每個DAC的輸出。在圖l所示的例子中，復用比值為3:1，這是很 典型的。復用的使用能使每個轉(zhuǎn)換器電路的輸出連接到顯示器中的多 列中的一列，從而減小必須集成在顯示器基板上的電路的數(shù)量。在LTPS技術(shù)中，最小的特征尺寸相對較大(通常幾微米)，這
意味著數(shù)字部分(數(shù)據(jù)鎖存器和電壓選擇器電路)通常比LSB電容 DAC和放大器消耗更大的區(qū)域。同時增大復用比值減小了多晶硅電 路的區(qū)域，它還需要緩沖放大器明顯加快。例如，對于圖1所示的 3:1復用比值，緩沖器必須在相對于1:1比值的僅僅1/3時間內(nèi)達到其 設置電壓。這種速度約束很糟，因為開關(guān)電容電路在2個大約相等的 時間階段內(nèi)工作，并且，輸出電壓僅在活動階段(圖2中的ckl高) 期間是有效的，而在設置階段(圖2中的ck2高)期間是無效的。這 意味著，例如在3:1復用器的情形下，放大器的設置時間必須小于線 路時間的1/6。從以上易知，需要在放大器速度與布局區(qū)域之間進行折衷，這在 具有較小的列鎖存器的高分辨率顯示器中是尤其關(guān)鍵的。本發(fā)明特別涉及LSBDAC的實現(xiàn)方案，這對在數(shù)據(jù)輸入端需要 數(shù)字數(shù)據(jù)鎖存器的數(shù)量很重要。發(fā)明內(nèi)容根據(jù)本發(fā)明的第一方面，提供了一種有源矩陣陣列裝置，包括由 可單獨尋址的矩陣元件構(gòu)成的陣列和向矩陣元件提供地址信號的驅(qū) 動器電路，該驅(qū)動器電路包括用于將數(shù)字像素矩陣元件信號轉(zhuǎn)換成模擬驅(qū)動電平的數(shù)模轉(zhuǎn)換器電路，其中，數(shù)模轉(zhuǎn)換器電路包括電壓選擇器，根據(jù)數(shù)字矩陣元件信號的第一組比特選擇一對電壓；轉(zhuǎn)換器電路，提供根據(jù)這對電壓和根據(jù)數(shù)字矩陣元件信號的第二 組比特導出的模擬電壓電平，其中，轉(zhuǎn)換器電路包括并行的第一和第二數(shù)模轉(zhuǎn)換器電路，它們 向轉(zhuǎn)換器電路的輸出端交替地提供模擬電壓電平。在該裝置中，各轉(zhuǎn)換器電路僅對于數(shù)字輸入信號的最低有效位而言優(yōu)選具有兩個DAC電路。根據(jù)布局區(qū)域與可用充電時間的相對重要性，可以通過兩種不同 的方式實施本發(fā)明。通常，在向矩陣元件提供之前復用模擬輸出電平。在一種方法中，不改變復用比值，并且，根據(jù)本發(fā)明，每個DAC
交替使用兩個LSB轉(zhuǎn)換器電路，從而使緩沖放大器在活動(或輸出) 階段的設置時間加倍，還使設置階段的可用時間加倍。這導致了LSB DAC和緩沖放大器的總個數(shù)的加倍，因為每個DAC有一對LSB DAC。但是，因為復用比值不變，所以數(shù)據(jù)鎖存器和MSB電壓選擇 器電路的個數(shù)保持不變。因此，各DAC的區(qū)域的增大遠小于因子2， 因為數(shù)據(jù)鎖存器和電壓選擇器電路消耗了 DAC的大部分區(qū)域?？傊?， 對于給定的復用比值，在不加倍電路數(shù)量的情況下，可以加倍設置和 活動階段的可用時間。這適用于復用比值為l，即每列有1個DAC， 因而，本發(fā)明即使在不采用復用的情況下也具有相同的優(yōu)點。在第二種可選的方法中，在不減小可用的設置時間和活動時間的 情況下，可以加倍復用比值。加倍復用比值使數(shù)據(jù)鎖存器和MSB電 壓選擇器電路的總個數(shù)減半，同時LSB C-DAC和緩沖放大器的總個 數(shù)保持不變。這在不影響充電時間的情況下顯著減小了 DAC消耗的 總區(qū)域。電壓選擇器優(yōu)選是使用數(shù)字信號的最高有效位的電阻DAC。但 是，也可以在電壓選擇器電路中使用LSB。這在以更復雜的電壓選擇 器電路為代價下增加了可用于第二轉(zhuǎn)換器的電壓對的個數(shù)。各數(shù)模轉(zhuǎn)換器電路優(yōu)選包括放大器；與放大器輸入端相連的開關(guān)電容輸入電路，其中，放大器的輸出 提供轉(zhuǎn)換器電路的輸出。優(yōu)選情況下，電壓對中的相應一對電壓通過相應的輸入開關(guān)電路 連接到電容電路的各電容的輸入端，電容電路的各電容的輸出端連接 到放大器輸入端。這為導出所需要的電壓提供了有利的開關(guān)電容電 路。電容電路的各電容的輸入端可以通過相應的反饋開關(guān)與放大器的 輸出端相連。這種反饋電路能夠使轉(zhuǎn)換器電路即使在輸入中斷的情況下也能 保持輸出。這是因為在活動模式下在反饋電路中連接了開關(guān)電容電 路，并將其與輸入電壓隔開。當連接到放大器的反饋環(huán)中時，電荷首 先在電容之間共享，然后保存在這些電容上，因而放大器的輸出電壓 保持為正確值。這繼而能使一個轉(zhuǎn)換器電路負載像素數(shù)據(jù)，而另一轉(zhuǎn) 換器電路驅(qū)動這些像素。為此，各反饋開關(guān)是用相同時序加以控制的， 這些反饋開關(guān)僅在輸入開關(guān)電路打開時才關(guān)閉。根據(jù)本發(fā)明的第二方面，提供了一種有源矩陣陣列裝置，包括由 可單獨尋址的矩陣元件構(gòu)成的陣列和向矩陣元件提供地址信號的驅(qū) 動器電路，該驅(qū)動器電路包括用于將數(shù)字像素矩陣元件信號轉(zhuǎn)換成模 擬驅(qū)動電平的數(shù)模轉(zhuǎn)換器電路，其中，數(shù)模轉(zhuǎn)換器電路包括電壓選擇器，根據(jù)數(shù)字矩陣元件信號的第一組比特選擇一對電壓；轉(zhuǎn)換器電路，提供根據(jù)這對電壓和根據(jù)數(shù)字矩陣元件信號的第二 組比特導出的模擬電壓電平，其中，轉(zhuǎn)換器電路包括放大器和連接到放大器輸入端的開關(guān)電容 輸入電路，其中，放大器的輸出提供轉(zhuǎn)換器電路的輸出，其中，電容 電路的每個電容的輸入端通過相應的反饋開關(guān)連接到放大器的輸出丄山頓0同樣，轉(zhuǎn)換器電路優(yōu)選包括并行的第一和第二數(shù)模轉(zhuǎn)換器電路， 它們向轉(zhuǎn)換器電路的輸出端交替地提供模擬電壓電平。在每一方面中，各數(shù)模轉(zhuǎn)換器電路優(yōu)選工作在兩種模式下設置 模式和活動(或輸出)模式，其中，當?shù)谝缓偷诙?shù)模轉(zhuǎn)換器電路中 的一個工作在設置模式下時，另一個工作在活動(或輸出)模式下。 相應的非重疊的時鐘信號提供模式控制。第一組比特優(yōu)選包括最高有效位(例如，3)，而第二組包括數(shù)字信號的最低有效位(例如，3)。電壓選擇器和轉(zhuǎn)換器電路可以用于向多個矩陣元件提供模擬電 壓電平，復用器電路用于在多個矩陣元件之間切換。增大復用比值有利于減小列驅(qū)動器消耗的總區(qū)域，但最大的復用 比值受到放大器的設置時間的限制。本發(fā)明能夠使復用比值依照因子2而增大(例如，從3:1到6:1)。這樣，加倍復用比值能使消耗大部 分空間的電路的數(shù)量減半，因而列驅(qū)動器的全部的總區(qū)域得到明顯減 小。
本發(fā)明還提供了用于將數(shù)字信號轉(zhuǎn)換成模擬驅(qū)動電平的數(shù)模轉(zhuǎn) 換器，包括電壓選擇器，根據(jù)數(shù)字信號的第一組比特選擇一對電壓；轉(zhuǎn)換器電路，提供根據(jù)這對電壓和根據(jù)數(shù)字信號的第二組比特導 出的模擬電壓電平，其中，轉(zhuǎn)換器電路優(yōu)選包括并行的第一和第二數(shù)模轉(zhuǎn)換器電路， 它們向轉(zhuǎn)換器電路的輸出端交替地提供模擬電壓電平。本發(fā)明還提供了一種向有源矩陣陣列裝置的矩陣元件提供地址 信號的方法，所述有源矩陣陣列裝置包括由可單獨尋址的矩陣元件構(gòu) 成的陣列，所述方法包括根據(jù)數(shù)字矩陣元件信號的第一組比特選擇一對電壓；提供根據(jù)這對電壓和根據(jù)數(shù)字矩陣元件信號的第二組比特導出 的模擬電壓電平，其中，模擬電壓電平由并行的第一和第二數(shù)模轉(zhuǎn)換器電路交替地 提供。


現(xiàn)在，結(jié)合附圖對本發(fā)明的實施例進行詳細描述，其中 圖1示出了現(xiàn)有的數(shù)模轉(zhuǎn)換器電路； 圖2更詳細地示出了圖1的電路的一級；圖3示意性地示出了本發(fā)明的數(shù)模轉(zhuǎn)換器電路級的第一個例子；圖4示意性地示出了本發(fā)明的數(shù)模轉(zhuǎn)換器電路級的第二個例子；圖5更詳細地示出了圖3和4的電路的一部分；圖6完整地示出了本發(fā)明的數(shù)模轉(zhuǎn)換器電路；圖7示出了圖1的電路的可能時序圖，其輸出復用比值為3:1;圖8示出了圖4的電路的本發(fā)明時序圖的一個例子；圖9示出了本發(fā)明的顯示器裝置。
具體實施方式
本發(fā)明提供的數(shù)模轉(zhuǎn)換器電路中，對于最低有效位來說，轉(zhuǎn)換器
電路具有并行的第一和第二數(shù)模轉(zhuǎn)換器電路，它們向轉(zhuǎn)換器電路的輸 出端交替地提供模擬電壓電平。在優(yōu)選實現(xiàn)方案中，每個DAC有兩個對應于最低有效位的開關(guān) 電容DAC和兩個相應的緩沖放大器。圖3示出了本發(fā)明的DAC電路的LSB DAC部分的例子。 圖3示出了3比特LSB數(shù)據(jù)DO、 Dl、 D2以及以并行的第一和 第二數(shù)模轉(zhuǎn)換器電路30、 32的方式提供給LSB DAC的電壓軌VH和 VL。分別將其實現(xiàn)為開關(guān)電容DAC和緩沖器("C-DAC+buff")，它 們在相對的階段工作。這能夠使鎖存器和MSB DAC的數(shù)量保持不 變。如圖3所示，兩個時鐘信號用于控制每個電路30、 32的復位和 輸出相位，并用于提供各電路的交替工作。電路32具有施加于CK1輸入端的設置時鐘信號Sl和施加于 CK2輸入端的活動時鐘信號Al。電路30具有施加于CK1輸入端的 設置時鐘信號S2和施加于CK2輸入端的活動時鐘信號A2。圖3示出了單輸出電路，其中來自兩個電路30、 32的輸出通過 活動時鐘信號A1、 A2控制的開關(guān)交替地提供最終的輸出。在最簡單 的情形下，Sl和Al是兩個相位、非重疊的時鐘信號，其中S1=A2 且S2=A1 。圖4示意性地示出了將各電路30、 32的輸出進行復用從而驅(qū)動 矩陣顯示器的六個列。因而，六個列受到兩個電路30、 32的控制， 各電路30、 32向三個列提供輸出，但兩個電路交替工作。為每個電 路提供復用比值3:1。應當理解，轉(zhuǎn)換器電路是并行的，因為它們與 相同的輸入端相連，并分別處在轉(zhuǎn)換器的輸入端和輸出端之間。應當 看出，兩個電路實際上為不同列的像素提供輸出，因而電路不是在其 輸出端處連在一起，應當在這種上下文中理解"并行的"這一術(shù)語。在不增加數(shù)據(jù)鎖存器和MSB DAC的個數(shù)的情況下，將DAC電 路的這一級的LSB DAC和緩沖器的個數(shù)加倍，這需要2個緩沖器的 相位是相反的，以使它們可以獨立地工作。因此，在第一階段期間，將新的LSB數(shù)據(jù)以及VL和VH值采樣
到第一LSBDAC和緩沖器30中(其處于其設置階段中)，同時第二 LSBDAC和緩沖器32處于活動模式下，以驅(qū)動多列中的一列。在第 二階段中，第一LSB DAC和緩沖器30處于活動模式下，以驅(qū)動多 列中的一列，同時第二LSB DAC和緩沖器32處于設置階段中，并 采樣新的LSB數(shù)據(jù)、VL和VH值。在第一階段期間，將VHa、 VLa (來自MSB)以及DOa、 Dla 和D2a施加于第一LSBDAC，然后在第二階段期間，將VHb、 VLb、 D0b、 Dlb以及D2b施加于第二LSBDAC。使用圖2的傳統(tǒng)電路不能實現(xiàn)這種操作，在圖5中示出了圖3和 4示意性示出的一個LSBDAC電路的實現(xiàn)方案的例子。如圖5所示，各LSB數(shù)模轉(zhuǎn)換器電路還包括放大器40和連接到 放大器輸入端44的開關(guān)電容輸入電路42。放大器40的輸出提供LSB DAC轉(zhuǎn)換器的輸出。電容電路包括二進制加權(quán)電容梯(C、 2C、 4C)，該梯的每個電 容的一個端子根據(jù)LSB數(shù)據(jù)D0-D2而與電壓軌VL、 VH中的一個相 連。均由相同時鐘信號CK1加以控制的輸入開關(guān)選擇性地將電壓軌 中的一個或另一個連接到相應電容的輸入端。附加的電容C，將低壓軌VL連接到放大器輸入端44，這也是由 時鐘信號Ckl所控制的開關(guān)進行時控的。電容電路(c'、 c、 2C、 4C)的各電容的輸入端通過反饋線路46 中的相應反饋開關(guān)而連接到放大器44的輸出端。各反饋開關(guān)是用相 同的時鐘信號Ck2加以控制的，反饋開關(guān)僅在輸入幵關(guān)打開時才關(guān) 閉。在活動階段(ck2高)期間，電容的輸入端不需要連接到電壓軌 VH或VL，同樣，不需要LSB數(shù)據(jù)DO、 Dl和D2。反饋線路46在 各電容的輸入端產(chǎn)生公共電壓，該公共電壓提供所需要的數(shù)模轉(zhuǎn)換， 經(jīng)由反饋線路46將其提供給輸入端。在活動模式下，在反饋環(huán)中連接了二進制加權(quán)電容C'、 C、 2C 和4C，并將其與輸入電壓隔開。當連接到放大器的反饋環(huán)中時，電 荷首先在電容之間共享，然后保存在這些電容上，因而放大器的輸出 電壓保持為正確值。當一個DAC處于活動階段時，可以將數(shù)據(jù)加載到另一DAC中。 圖5中的放大器也是高增益單輸入反相放大器。這可以使用串聯(lián)連接 的3個低增益反相放大器來實現(xiàn)，這是現(xiàn)有技術(shù)。相同的功能也可以 使用差動輸入運算放大器電路(其中，正輸入與地相連)來實現(xiàn)，同 時電容和反饋連接到放大器的反相輸入端。圖6示出了本發(fā)明的列驅(qū)動器的一個例子的整體結(jié)構(gòu)。使用了與圖2至4相同的標號。所示的兩個LSB電容DAC和緩 沖器30、 32在一對輸入鎖存器12和一個MSB DAC14之間共享。圖7示出了圖1的傳統(tǒng)電路的可能時序圖，并示出了單開關(guān)電容 DAC/緩沖放大器的設置和活動信號。這些信號是圖2 (分別)示出的 Ck2和Ckl信號。在活動信號的每次脈沖期間，向三個復用的輸出中 的一個提供輸出。"數(shù)據(jù)有效"時間線示出了緩沖放大器處的數(shù)據(jù)。 行選擇和數(shù)據(jù)有效時間線中的灰色區(qū)域是插入在行選擇階段中的消 隱(blanking)階段。圖8示出了圖4的電路的可能時序圖的一個例子。各設置和活動 階段具有與圖7相同的充電時間。由于行消隱階段，"設置V"和"活動2"的第一脈沖是不同的， 如灰色所示。通常(但并不必須)插入行消隱階段，例如，在對下一 個線路進行尋址之前，將所有的列預先充電到給定的值。在"設置2" 脈沖(具有最小延遲)之后，應當接著直接進行"活動2"脈沖。但 是，"設置1"必須與適當?shù)臄?shù)據(jù)有效階段一致，這意味著當兩個脈 沖與行消隱階段一致時它們是不同的。如果不需要行消隱階段，則脈 沖串"設置1"和"活動2"可以相同。同樣，可選的時序方案用于 行消隱。在相同的行選擇階段內(nèi)，向六個列提供輸出，但與圖1的電路的 單個1:3復用版本相比沒有加倍電路的數(shù)量。圖9示出了本發(fā)明的顯示器裝置，它使用了在數(shù)字視頻數(shù)據(jù)和復 用器之間進行連接的本發(fā)明的數(shù)模轉(zhuǎn)換器，以驅(qū)動顯示器。圖9還示 出了行驅(qū)動電路。
本發(fā)明尤其適合于這樣的顯示器，即，其中的列驅(qū)動電路集成到 與顯示像素陣列相同的基板上，并使用與像素陣列相同的技術(shù)(例如，低溫多晶硅技術(shù))。例如，這些顯示器可以是LCD或電致發(fā)光的(例 如，有機發(fā)光二極管)顯示器。但是，本發(fā)明并不限于這些特定的應 用，并將會發(fā)現(xiàn)DAC電路的其他方面的應用，無論DAC是否集成 到與其他矩陣陣列設備相同的基板上。在以上詳細描述的例子中，DAC用于轉(zhuǎn)換6比特數(shù)字數(shù)據(jù)，此 外，3比特用于進行電壓軌選擇，3比特用于在這些軌之間進行電平 選擇。當然，本發(fā)明適用于其他尺寸的數(shù)字數(shù)據(jù)，此外，LSB和MSB 之間的間隔并不必須相等。本發(fā)明特別涉及到由LSB導出模擬電平的DAC的一部分的實現(xiàn) 方案。對于DAC電路的其他部分，并未進行非常詳細的描述，也未 給出多種可選的可能實現(xiàn)方案。但是，對于本領(lǐng)域的普通技術(shù)人員來 說，可以做出許多改變。例如，已經(jīng)示出了使用兩級鎖存電路的DAC， 但采用這種方式并不是必要的。同樣，并不必須使用預充電電路，對 于本領(lǐng)域的普通技術(shù)人員來說，如果需要的話，預充電電路的實現(xiàn)方 案是顯而易見的。在以上例子中，使用了兩個LSB轉(zhuǎn)換器電路，這可以在不增加 時鐘信號的個數(shù)的情況下實現(xiàn)，因為各轉(zhuǎn)換器電路對于兩種工作不同 模式需要兩個時鐘信號。本發(fā)明可以使用2個以上的并行的LSB轉(zhuǎn)換器電路來實現(xiàn)，雖 然這將會需要更加復雜的時序電路，以使僅僅一個電路每次接收 MSB DAC電壓軌。LSB DAC電路的個數(shù)的增多將會增加在各轉(zhuǎn)換 器電路的輸出之間所需的時間，否則將會增大各轉(zhuǎn)換器電路所需的區(qū) 域以具有較短的設置時間，但這也可以使每列所需的電路區(qū)域進一步 減小。這些另外的可能方案也將處于權(quán)利要求書所述的本發(fā)明的保護 范圍內(nèi)。因此，對于解釋本發(fā)明的操作而言，所詳述的例子是一個優(yōu)選的 實施方案，對于顯示器和非顯示器應用而言，權(quán)利要求書所述的本發(fā) 明適用于數(shù)模轉(zhuǎn)換器電路的多種其他應用。
權(quán)利要求
1、一種有源矩陣陣列裝置，包括由可單獨尋址的矩陣元件構(gòu)成的陣列和向所述矩陣元件提供地址信號的驅(qū)動器電路，所述驅(qū)動器電路包括用于將數(shù)字像素矩陣元件信號轉(zhuǎn)換成模擬驅(qū)動電平的數(shù)模轉(zhuǎn)換器電路，其中，所述數(shù)模轉(zhuǎn)換器電路包括電壓選擇器(14)，根據(jù)所述數(shù)字矩陣元件信號的第一組比特(3MSB)選擇一對電壓；轉(zhuǎn)換器電路(16)，提供根據(jù)這對電壓和根據(jù)所述數(shù)字矩陣元件信號的第二組比特(3 LSB)導出的模擬電壓電平；其中，所述轉(zhuǎn)換器電路包括并行的第一和第二數(shù)模轉(zhuǎn)換器電路(30、32)，它們向所述轉(zhuǎn)換器電路的輸出端交替地提供模擬電壓電平。
2、 如權(quán)利要求1所述的裝置，其中，每個數(shù)模轉(zhuǎn)換器電路(30、 32)包括放大器(40);連接到所述放大器輸入端的開關(guān)電容輸入電路(42);其中，所述放大器(40)的輸出提供所述轉(zhuǎn)換器電路的輸出。
3、 如權(quán)利要求2所述的裝置，其中，所述電容電路(42)的每 個電容(C'、 C、 2C、 4C)的輸入端通過相應的輸入開關(guān)電路連接到 這對電壓(VH、 VL)中相應的一個電壓，所述電容電路(42)的每 個電容的輸出端連接到所述放大器的輸入端(44)。
4、 如權(quán)利要求3所述的裝置，其中，所述電容電路(42)的每 個電容的輸入端通過相應的反饋開關(guān)(46)連接到所述放大器的輸出一山順。
5、 如權(quán)利要求4所述的裝置，其中，各反饋開關(guān)是用相同時序加以控制的，所述反饋幵關(guān)(46)僅在所述輸入開關(guān)打開時才關(guān)閉。
6、 一種有源矩陣陣列裝置，包括由可單獨尋址的矩陣元件構(gòu)成 的陣列和向所述矩陣元件提供地址信號的驅(qū)動器電路，所述驅(qū)動器電 路包括用于將數(shù)字像素矩陣元件信號轉(zhuǎn)換成模擬驅(qū)動電平的數(shù)模轉(zhuǎn)換器電路，其中，所述數(shù)模轉(zhuǎn)換器電路包括電壓選擇器(14)，根據(jù)所述數(shù)字矩陣元件信號的第一組比特(3 MSB)選擇一對電壓；轉(zhuǎn)換器電路(16)，提供根據(jù)這對電壓和根據(jù)所述數(shù)字矩陣元件 信號的第二組比特(3LSB)導出的模擬電壓電平；其中，所述轉(zhuǎn)換器電路包括放大器(40)和連接到所述放大器輸 入端的開關(guān)電容輸入電路(42)，其中，所述放大器(40)的輸出提 供所述轉(zhuǎn)換器電路的輸出，其中，所述電容電路(42)的每個電容(C'、 C、 2C、 4C)的輸入端通過相應的反饋開關(guān)(46)連接到所述放大器 的輸出端。
7、 如權(quán)利要求6所述的裝置，其中，所述轉(zhuǎn)換器電路包括并行 的第一和第二數(shù)模轉(zhuǎn)換器電路(30、 32)，它們向所述轉(zhuǎn)換器電路的 輸出端交替地提供模擬電壓電平。
8、 如權(quán)利要求6或7所述的裝置，其中，所述電容電路(42) 的每個電容的輸入端通過相應的輸入幵關(guān)電路連接到這對電壓(VH、 VL)中相應的一個電壓，所述電容電路(42)的每個電容的輸出端 連接到所述放大器的輸入端(44)。
9、 如權(quán)利要求8所述的裝置，其中，各反饋開關(guān)(46)是用相 同時序加以控制的，所述反饋開關(guān)僅在所述輸入開關(guān)打開時才關(guān)閉。
10、 如權(quán)利要求1至5中任意一項或權(quán)利要求7所述的裝置， 其中，每個數(shù)模轉(zhuǎn)換器電路有兩種工作模式充電模式和輸出模 式；其中，當所述第一和第二數(shù)模轉(zhuǎn)換器電路(30、 32)中的一個工 作在充電模式下時，另一個工作在輸出模式下。
11、 如權(quán)利要求IO所違的裝置，其中，每個數(shù)模轉(zhuǎn)換器電路的 模式由至少一個相應的時鐘信號(ckl、 ck2)控制。
12、 如權(quán)利要求11所述的裝置，其中，這兩個數(shù)模轉(zhuǎn)換器電路 的相應時鐘信號具有不重疊的高電平。
13、 如前面任意一項權(quán)利要求所述的裝置，其中，所述轉(zhuǎn)換器電 路用于進行n比特數(shù)模轉(zhuǎn)換，其中的n是所述第二組比特(3LSB) 的個數(shù)。
14、 如前面任意一項權(quán)利要求所述的裝置，其中，所述第一組包 括所述數(shù)字矩陣元件信號的最高有效位(3 MSB)，所述第二組包括 所述數(shù)字矩陣元件信號的最低有效位(3LSB)。
15、 如權(quán)利要求14所述的裝置，其中，所述數(shù)字矩陣元件信號 為6比特，所述第一組和第二組各包括3比特。
16、 如前面任意一項權(quán)利要求所述的裝置，其中，所述數(shù)模轉(zhuǎn)換 器電路包括多個電壓選擇器(14)和多個轉(zhuǎn)換器電路(16)。
17、 如權(quán)利要求16所述的裝置，其中的一個電壓選擇器(14) 和一個轉(zhuǎn)換器電路(16)向多個矩陣元件提供模擬電壓電平，所述裝 置還包括對應于每個電壓選擇器和轉(zhuǎn)換器電路的復用器電路(22)， 所述復用器電路(22)在所述多個矩陣元件之間切換。
18、 如前面任意一項權(quán)利要求所述的裝置，其中，這對電壓是從 一串電阻(15)的多個輸出電壓中選出來的。
19、 如前面任意一項權(quán)利要求所述的裝置，包括有源矩陣顯示器。
20、 如權(quán)利要求19所述的裝置，包括LCD顯示器。
21、 如權(quán)利要求19所述的裝置，包括電致發(fā)光的顯示器。
22、 如前面任意一項權(quán)利要求所述的裝置，其中，所述驅(qū)動器電 路與所述矩陣元件陣列集成在同一基板上。
23、 如權(quán)利要求22所述的裝置，其中，所述驅(qū)動器電路是用低 溫多晶硅工藝制成的。
24、 數(shù)模轉(zhuǎn)換器電路，用于將數(shù)字信號轉(zhuǎn)換成模擬驅(qū)動電平，包括電壓選擇器(14)，根據(jù)所述數(shù)字信號的第一組比特(3 MSB) 選擇一對電壓；轉(zhuǎn)換器電路(16)，提供根據(jù)這對電壓和根據(jù)所述數(shù)字信號的第 二組比特導出的模擬電壓電平 ，其中，所述轉(zhuǎn)換器電路包括并行的第一和第二數(shù)模轉(zhuǎn)換器電路 (30、 32)，它們向所述轉(zhuǎn)換器電路的輸出端交替地提供模擬電壓電 平。
25、 如權(quán)利要求24所述的電路，其中，每個數(shù)模轉(zhuǎn)換器電路(30、 32)都包括一個開關(guān)電容電路。
26、 數(shù)模轉(zhuǎn)換器電路，用于將數(shù)字信號轉(zhuǎn)換成模擬驅(qū)動電平，包括電壓選擇器(14)，根據(jù)所述數(shù)字信號的第一組比特(3 MSB) 選擇一對電壓；轉(zhuǎn)換器電路(16)，提供根據(jù)這對電壓和根據(jù)所述數(shù)字信號的第 二組比特(3LSB)導出的模擬電壓電平；其中，所述轉(zhuǎn)換器電路包括放大器(40)和連接到所述放大器輸 入端的開關(guān)電容輸入電路(42)，其中，所述放大器(40)的輸出提 供所述轉(zhuǎn)換器電路的輸出，其中，所述電容電路(42)的每個電容(C'、 C、 2C、 4C)的輸入端通過相應的反饋開關(guān)(46)連接到所述放大器 的輸出端。
27、 一種用于向有源矩陣陣列裝置的矩陣元件提供地址信號的方 法，所述有源矩陣陣列裝置包括由可單獨尋址的矩陣元件構(gòu)成的陣 列，所述方法包括根據(jù)數(shù)字矩陣元件信號的第一組比特(3 MSB)選擇一對電壓 (VH、 VL);提供根據(jù)這對電壓和根據(jù)所述數(shù)字矩陣元件信號的第二組比特 (3LSB)導出的模擬電壓電平；其中，所述模擬電壓電平由并行的第一和第二數(shù)模轉(zhuǎn)換器電路 (30、 32)交替地提供。
28、 如權(quán)利要求27所述的方法，其中，每個數(shù)模轉(zhuǎn)換器電路(30、 32)有兩種工作模式充電模 式和輸出模式；其中，當所述第一和第二數(shù)模轉(zhuǎn)換器電路中的一個工作在充電模 式下時，另一個工作在輸出模式下。
29、 如權(quán)利要求28所述的方法，包括通過相應的時鐘信號(ckl、 ck2)控制每個數(shù)模轉(zhuǎn)換器電路的模式。
30、 如權(quán)利要求29所述的方法，其中，這兩個轉(zhuǎn)換器電路的相 應時鐘信號具有不重疊的高電平。
31、如權(quán)利要求27至30中任意一項所述的方法，包括: 從一串電阻(15)的多個輸出電壓中選擇這對電壓。
全文摘要
一種有源矩陣陣列裝置，具有用于向矩陣元件提供地址信號的驅(qū)動器電路，該驅(qū)動器電路包括數(shù)模轉(zhuǎn)換器電路。電壓選擇器根據(jù)數(shù)字矩陣元件信號的第一組比特選擇一對電壓，轉(zhuǎn)換器電路提供根據(jù)這對電壓和根據(jù)數(shù)字矩陣元件信號的第二組比特導出的模擬電壓電平。轉(zhuǎn)換器電路包括并行的第一和第二數(shù)模轉(zhuǎn)換器電路(30、32)，它們用于向轉(zhuǎn)換器電路的輸出端交替地提供模擬電壓電平。對于給定的電路響應需求，本發(fā)明有助于更高效地利用基板區(qū)域。
文檔編號G09G3/36GK101133437SQ200680006503
公開日2008年2月27日 申請日期2006年2月27日 優(yōu)先權(quán)日2005年3月1日
發(fā)明者J·R·A·艾爾斯 申請人:皇家飛利浦電子股份有限公司