專利名稱：：一種多位數(shù)碼管控制電路及其方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種可變信息的指示進(jìn)行控制的方法，更具體地，涉及一種多位數(shù)碼管控制電路及其方法。
背景技術(shù)：
：目前，控制數(shù)碼管的顯示方法一般為動態(tài)顯示或靜態(tài)顯示；驅(qū)動方法有的用單片機(jī)直接驅(qū)動，但占用大量的通信輸入/輸出接口1/0,而驅(qū)動的位數(shù)不多；有的用數(shù)碼管譯碼電路結(jié)合單片機(jī)驅(qū)動，但驅(qū)動的位數(shù)也很少；還有更先進(jìn)的控制方法就是用具有串口通信接口的數(shù)碼管專用芯片驅(qū)動，這種方法占用接口I/0少，一塊這種芯片一般可驅(qū)動4-8位數(shù)碼管，如型號為SAA1064或MAX7219的專用芯片，但這種芯片價格貴，在需要多位數(shù)碼管驅(qū)動的場合，就需要級連，成本就更高了。當(dāng)需要更多位的數(shù)碼管驅(qū)動時，以上的方法就得從成本、硬件資源考慮了。
發(fā)明內(nèi)容本發(fā)明的目的在于提供一種多位數(shù)碼管控制電路及其方法，能解決上述現(xiàn)有技術(shù)存在的多位數(shù)碼管驅(qū)動時成本、硬件資源的問題。本發(fā)明的技術(shù)方案為通過軟件編程，以8位數(shù)碼管為一個控制單元，兩塊鎖存器集成電路分別為一個控制單元的數(shù)碼管的段、位驅(qū)動，段、位鎖存器集成電路輸出分別接段、位驅(qū)動電路，段、位驅(qū)動電路輸出后連接到數(shù)碼管的段、位上，而段、位鎖存器集成電路輸入端控制方法l:a)、所有控制單元鎖存器的位或段輸入驅(qū)動數(shù)據(jù)線一一并聯(lián)連接，段、位數(shù)據(jù)線各占8個微處理器I/0，同時并聯(lián)引出各單元的兩個鎖存器的數(shù)據(jù)傳輸允許端CPXOEn，作為控制此個單元的數(shù)據(jù)傳輸允許控制端口，即兩個鎖存器數(shù)據(jù)選通的控制端口CPXOEn,—個控制單元占用一個數(shù)據(jù)傳輸允許1/0，N個單元占用N個數(shù)據(jù)傳輸允許1/0，由此可知，(16+N)個接口I/0可驅(qū)動8N位數(shù)碼管；由于一位數(shù)碼管是由8個發(fā)光二極管組成，所以(16+N)個接口I/0可控制64N個LED發(fā)光二極管；b)、由于選用了M-n譯碼轉(zhuǎn)換器，如2-4譯碼轉(zhuǎn)換器有74LS139，3-8譯碼轉(zhuǎn)換器有74LS138,4-16譯碼轉(zhuǎn)換器有74LS154等等，即M-n譯碼轉(zhuǎn)換器經(jīng)譯碼后有n-2M個輸出端，此輸出端可當(dāng)作控制數(shù)據(jù)傳輸允許端的1/0，而譯碼轉(zhuǎn)換器只占用M個微處理器1/0，因此，M個微處理器I/0端，經(jīng)過M-n譯碼轉(zhuǎn)換器轉(zhuǎn)換后有n-2M個輸出端口可用于作為數(shù)據(jù)傳輸允許端的控制I/O,也就是N-n-2M;所以，原來用于控制M個控制單元數(shù)據(jù)傳輸允許端的微處理器1/0，經(jīng)M-n譯碼轉(zhuǎn)換器轉(zhuǎn)換后，可控制8A2M位數(shù)碼管或6^2M個LED發(fā)光二極管，也就是說，數(shù)據(jù)傳輸允許端CPU)En經(jīng)過M-n譯碼轉(zhuǎn)換器轉(zhuǎn)換后，由"16+N個I/0可控制8N個數(shù)碼管或64N個LED發(fā)光二極管"推得16+M個I/0可控制8A2M個數(shù)碼管或6W2M個LED發(fā)光二極管。控制方法2:所有鎖存器的位和段驅(qū)動數(shù)據(jù)線一一并聯(lián)連接，并聯(lián)后的段、位數(shù)據(jù)線只占8個微處理器I/0,而兩個鎖存器的數(shù)據(jù)傳輸允許端CPOEn則單獨引出，并分別連接到微處理器上，段、位數(shù)據(jù)傳輸允許端分別各占1個微處理器I/0，所以一個控制單元占用8+2個1/0。因為一個控制單元有8位數(shù)碼管，一個控制單元占用8+2個1/0，所以，8+2N個微處理器I/0可控制8N位數(shù)碼管。其中，M^2的自然數(shù)，n=2M，N=l、2、3......為自然數(shù)。具體為—種多位數(shù)碼管控制電路及其方法，它括包數(shù)碼管(l)、數(shù)碼管驅(qū)動電路(2)、鎖存器驅(qū)動電路(3)、收發(fā)接口電斷5)、微處理器(6)、看門狗(7)、存儲器(8)、譯碼電路(9)，其特征在于以8位數(shù)碼管(1)為一個段、位的控制單元，兩塊鎖存器(Un、Un+1)分別作為一個單元數(shù)碼管的段、位驅(qū)動，每個控制單元段、位鎖存器(Un、Un+1)的輸出數(shù)據(jù)信號，各通過一個段、位數(shù)碼管驅(qū)動電路(Qn、Qn+1)驅(qū)動所對應(yīng)的數(shù)碼管的段、位，而兩塊鎖存器(Un、Un+1)的輸入的連接方法為a)、段、位鎖存器的數(shù)據(jù)輸入端獨立分開而數(shù)據(jù)傳輸允許端并聯(lián)數(shù)碼管驅(qū)動，方法為多個控制單元的段、位鎖存器(Un、Un+l)的8(SC8SCl)+8(COM8COMl)個驅(qū)動數(shù)據(jù)信號輸入腳分別依序一一并接到所述微處理器(6)對應(yīng)的8(SC8SCl)+8(COM8COMl)個段、位數(shù)據(jù)信號輸出I/0上，各個控制單元的段、位兩個鎖存器(Un、Un+1)的數(shù)據(jù)傳輸允許端位CP/OESCn、段CP/OECOMn并聯(lián)連接后的公共數(shù)據(jù)傳輸允許端(CP、OEn)作為控制一個單元的數(shù)據(jù)傳輸允許端，每個單元的公共數(shù)據(jù)傳輸允許端(CPXOEn)直接或通過M-ii譯碼電路與所述微處理器(6)對應(yīng)的一個控制輸出端Kn連接，此控制輸出端Kn作為一個控制單元的公共數(shù)據(jù)傳輸允許端(CPXOEn):所述微處理器(6)輸出顯示的8(SC8SCl)+8(COM8COMl)個段、位數(shù)據(jù)信號必需與對應(yīng)輸出的段、位兩個鎖存器(Un、Un+1)的公共數(shù)據(jù)傳輸允許端(CPWEn)同步傳輸。b)、段、位鎖存器的數(shù)據(jù)輸入端并聯(lián)而數(shù)據(jù)傳輸允許端獨立分開數(shù)碼管驅(qū)動，方法為多個控制單元的段、位鎖存器(Un、Un+l)的8(SC8SCl)+8(COM8COMl)個驅(qū)動數(shù)據(jù)信號輸入腳分別依序(SC8接COM8、SC7接COM7…SCl接COMl)—一并聯(lián)，并聯(lián)后的8個端口(SCCOM8SCCOMl)分別依序連接到所述微處理器(6)對應(yīng)的8(SC8SCl)個數(shù)據(jù)信號輸出腳上，作為段、位驅(qū)動數(shù)據(jù)輸出控制腳，而每個控制單元的段、位兩個鎖存器(Un、Un+1)的數(shù)據(jù)傳輸允許端(位CP/OESCn、段CP/OECOMn)則獨立分開，獨立分開后的段、位數(shù)據(jù)傳輸允許端段CP/OESCn、位CP/OECOMn分別接到微處理器段Kn、位Kn+l上所述微處理器(6)輸出顯示的8個位(SC8SCl)或8個段(COM8COMl)的數(shù)據(jù)信號輸出必需與對應(yīng)輸出的段(Un)或位(Un+l)的鎖存器數(shù)據(jù)傳輸允許端段CP/OESCn或位CP/OECOMn同步傳輸。所述的微處理器(6)還分別與收發(fā)接口電路(5)、看門狗(7)、存儲器(8)連接，其中，收發(fā)接口電路(5)的信號輸出端與微處理器的串口通信數(shù)據(jù)接收弓I腳RX連接,接收接口電路的信號輸入端與微處理器的串口通信數(shù)據(jù)發(fā)射引腳TX連接，存儲器的時鐘線SCL、數(shù)據(jù)線SDA通過IIC總線連接到微處理器上。所述譯碼器的信號輸入端L1、L2、13..丄11分別與微處理器的數(shù)據(jù)傳輸允許端耵、K2、1...1&1相連，譯碼器的信號輸出端D1、D2、D3、...Dn分別與數(shù)碼管的段、位兩個驅(qū)動鎖存器所并接的公共數(shù)據(jù)傳輸允許端CP/OEl、CP/OE2、CP/OE3、...CP/OEn連接。上述結(jié)構(gòu)的多位數(shù)碼管顯示控制器是以多位數(shù)碼管為一顯示整體，或稱一貞。以本地信息接收為最髙中斷，信息微處理器以一定的中斷時間定時刷新顯示數(shù)據(jù)，整體數(shù)碼管作為一貞，每位數(shù)碼管作為一個像數(shù)點，以單位時間l掃描完一貞數(shù)據(jù)，每隔單位時間2掃描下一個像素點，同時等待接收由本地機(jī)提供相關(guān)通信協(xié)議數(shù)據(jù)接收中斷，有數(shù)據(jù)接收中斷，接收數(shù)據(jù)，完畢顯示數(shù)碼管數(shù)據(jù)。以8位數(shù)碼管為一個單元，由兩個鎖存器驅(qū)動；a)當(dāng)段、位鎖存器(Un、Un+l)的數(shù)據(jù)輸入端獨立分開各占8個I/0，并分開與所述微處理器(6)連接時，它們的數(shù)據(jù)傳輸允許端并聯(lián)連接，一個單元的數(shù)據(jù)傳瑜允許端用一個I/0控制，作為控制一個單元數(shù)據(jù)傳輸允許端CP/OEn;由于段、位鎖存器的數(shù)據(jù)輸入端各占用8個I/0，共8+8=16個1/0，而一個控制單元占用一個數(shù)據(jù)傳輸允許1/0,所以驅(qū)動N個單元的數(shù)碼管所需要的I/0數(shù)為16+N,(16+N)個I/0可驅(qū)動8N位數(shù)碼管或64N個LED發(fā)光二極管；數(shù)據(jù)傳輸允許端CPXOEn通過M-n譯碼器轉(zhuǎn)換，(16+M)個I/0端可驅(qū)動8A2M位數(shù)碼管或6^2M個LED發(fā)光二極管，此方法稱為段、位鎖存器(Un、Un+1)的數(shù)據(jù)輸入端獨立分開而數(shù)據(jù)傳輸允許端CP/OEn并聯(lián)法。b)當(dāng)段、位鎖存器(Un、Un+1)的數(shù)據(jù)輸入端并聯(lián)連接，占用8個I/0時，它們的數(shù)據(jù)傳輸允許端獨立分開連接到微處理器(6)上，一個控制單元的數(shù)據(jù)傳輸允許端段、位各占1個I/0，共用2個I/0,作為控制一個單元的段、位數(shù)據(jù)傳輸允許端段CP/OESCn和位CP/OECOMit,由于段、位鎖存器(Un、Un+1)的數(shù)據(jù)輸入端并聯(lián)連接，所以占用8個數(shù)據(jù)傳輸I/0，而一個控制單元段、位各占用一個數(shù)據(jù)傳輸允許1/0，所以驅(qū)動N個單元的數(shù)碼管所需要的IZO數(shù)為-8+2N，8+2N個I/0可控制8N位數(shù)碼管或64N個LED發(fā)光二極管。此方法稱為段、位鎖存器(Un、Un+1)的數(shù)據(jù)輸入端并聯(lián)而數(shù)據(jù)傳輸允許端獨立分開法。整體數(shù)碼管作為一貞，每位數(shù)碼管作為一個像數(shù)點，如果設(shè)計100Hz(10咖)顯示完一貞數(shù)據(jù)，每個像數(shù)點顯示50us，也就每隔50us換一位數(shù)碼管顯示，即可顯示10ms/50us-10000us/50us-200(位)的數(shù)碼管；一位數(shù)碼管有8段，或有200*8=1600(個)可驅(qū)動顯示1600個LED發(fā)光二極管。200位數(shù)碼管共有25個單元，用段、位鎖存器的數(shù)據(jù)輸入端獨立分開而數(shù)據(jù)傳輸允許端并聯(lián)法，由(16+N)個接口I/0可顯示驅(qū)動8N位數(shù)碼管得，驅(qū)動200位的數(shù)碼管只需要16+25-41個接口I/O就可或選用4-16譯碼器，由(16+M)個接口I/0端可顯示驅(qū)動8A2M位數(shù)碼管得，即只要16+25/4=16+7-23個接口1/0;用段、位鎖存器的數(shù)據(jù)輸入端并聯(lián)而數(shù)據(jù)傳輸允許端獨立分開法，由8+2N個控制I/0可控制8N位數(shù)碼管得，驅(qū)動200位的數(shù)碼管需要8+2*25-58個控制1/0。比較N為不同的數(shù)時，(16+N)與(8+2N)的值，其中，N為自然數(shù)l、2、3......，分別用相同的自然數(shù)代入(16+N)和(8+2N)得，當(dāng)N4時，(16+N)>(8+2N);當(dāng)N-8時,(16+N)-8+2N;當(dāng)NW時，(16+N)<(8+2N)?？梢姡?dāng)N-8時，(16+N)=(8+2N)，由于一個控制單元為8位數(shù)碼管，所以當(dāng)驅(qū)動8個單元的數(shù)碼管時，不譯碼器，任意兩種驅(qū)動方法占用的I/0數(shù)動數(shù)碼管比較省I/0資源；當(dāng)N大于8時，用段、位鎖存器的數(shù)據(jù)輸入端獨立分開而數(shù)據(jù)傳輸允許端并聯(lián)法驅(qū)動數(shù)碼管比較省i/o資源。本地微處理器提供接口通信協(xié)議，上位單片機(jī)用戶只需發(fā)送顯示數(shù)據(jù)，就可方便實現(xiàn)多位數(shù)碼管或多LED發(fā)光二極管的驅(qū)動。本發(fā)明的優(yōu)點為1、本地信息處理器提供最為人性化的通信協(xié)議，BCD碼傳輸格式，一個8BitRAM為兩位數(shù)碼管的顯示信息內(nèi)容，上位機(jī)發(fā)送的數(shù)據(jù)先后代表數(shù)碼管顯示的先后。2、只要控制相應(yīng)位顯示信息數(shù)據(jù)就可任意操作相應(yīng)位的顯示，只需少量的I/0，顯示位可多達(dá)200位以上的數(shù)碼管。3、在數(shù)碼管顯示方式上引入了貞和像素點的掃描方法，同時應(yīng)用了段、位鎖存器的數(shù)據(jù)輸入端獨立分開而數(shù)據(jù)傳輸允許端并聯(lián)法和段、位鎖存器的數(shù)據(jù)輸入端并聯(lián)而數(shù)據(jù)傳輸允許端獨立分開法，控制段、位鎖存器，進(jìn)而節(jié)省i/o資源。圖1是本發(fā)明段、位鎖存器的數(shù)據(jù)輸入端獨立分開而數(shù)據(jù)傳輸允許端并聯(lián)數(shù)碼管驅(qū)動的電路理圖。圖2是本發(fā)明M-n譯碼器實現(xiàn)數(shù)碼管顯示的電路原理圖。圖3是本發(fā)明段、位鎖存器的數(shù)據(jù)輸入端并聯(lián)而數(shù)據(jù)傳輸允許端獨立分開數(shù)碼管驅(qū)動的電路原理圖，圖4是本發(fā)明固化在微處理器的軟件流程圖。具體實施方式下面結(jié)合附圖，對本發(fā)明進(jìn)一步說明。圖1所示，是本發(fā)明的段、位鎖存器的數(shù)據(jù)輸入端獨立分開而數(shù)據(jù)傳輸允許端并聯(lián)數(shù)碼管驅(qū)動的電路理圖。它括包數(shù)碼管(l)、數(shù)碼管驅(qū)動電路(2)、鎖存器驅(qū)動電路(3)、通信接口(4)、收發(fā)接口電路(5)、微處理器(6)、看門狗電路(7)、存儲器(8);數(shù)碼管驅(qū)動電路(2)包括段驅(qū)動電路Q1和位驅(qū)動電路Q2，它可以由三極管或其它功率集成電路組成。鎖存器驅(qū)動電路(3)采用兩塊鎖存器集成電路U1和U2，作為一個控制單元的段、位驅(qū)動接口，如虛線圈成所示；鎖存器U1作為數(shù)碼管的段驅(qū)動輸入接口，鎖存器U2作為數(shù)碼管位的驅(qū)動輸入接口。鎖存器U1、U2可選用如74LS374或74LS574等帶有鎖存功能的鎖存器。兩塊鎖存器集成電路U1、U2和驅(qū)動電路Ql、Q2,組成一個控制單元的驅(qū)動模塊。電路的連接關(guān)系為(1)、控制單元數(shù)碼管(l)的段輸入腳a、b、c、d、e、f、g、h、分別依序與段驅(qū)動電路Q1的輸入端IN1-IN8所對應(yīng)的輸出端對應(yīng)連接，段驅(qū)動電路Q1的輸入端IN1IN8與段鎖存器集成電路m的信號輸出腳1219分別依序?qū)?yīng)連接，段鎖存器集成電路U1的信號輸入腳29分別接到微處理器6段驅(qū)動I/0的SC8SC1腳上。(2)、控制單元數(shù)碼管(1)的位輸入腳C1C8分別依序與位驅(qū)動電路Q2的輸入端IN1IN8所對應(yīng)的輸出端對應(yīng)連接，位驅(qū)動電路Q2的輸入端IN1IN8與位鎖存器集成電路U2的信號輸出腳1219分別依序?qū)?yīng)連接，位鎖存器集成電路U2的信號輸入腳2，3,4，5，6，7,8，9分別接到微處理器6位驅(qū)動I/0的COM8，COM7,COM6,COM5，COM4，COM3,COM2,COMl腳上。(3)、同一控制單元的段鎖存器集成電路Ul的數(shù)據(jù)傳輸允許端CP/OESC1和位鎖存器集成電路U2的數(shù)據(jù)傳輸允許端CP/OECOMl連接組成段位公共數(shù)據(jù)傳輸允許端CP/OEl并連接到微處理器6的K1端上。上述(1)(2)(3)構(gòu)成了一個單元數(shù)碼管的連接方式，同理,N單元的數(shù)碼管與上述的基本連接方式相同，所有單元的段鎖存器集成電路Un的信號輸入腳29都分別接到微處理器6段驅(qū)動I/0的SC8SC1腳上；所有位鎖存器集成電路Un+l的信號輸入腳2，3,4,5，6，7，8,9分別接到微處理器6位驅(qū)動I/0的COM8，COM7,COM6，COM5，COM4,COM3,COM2,COMl腳上，不同的是，各單元的數(shù)據(jù)傳輸允許端CP/OElii分別依序連接到微處理器(6)的1/0對應(yīng)的KlKn上。從連接關(guān)系可知，本發(fā)明以8位數(shù)碼管為一個控制單元，兩個鎖存器電路U1、U2和對應(yīng)的兩個段、位驅(qū)動電路Q1、Q2組成一個8位數(shù)碼管控制單元。N個數(shù)碼管控制單元構(gòu)成一面整體的顯示器，N個控制單元的鎖存器Un和段鎖存器Un+l的輸入驅(qū)動數(shù)據(jù)線一一并接，段、位數(shù)據(jù)線各占8個接口I/0,各控制單元的數(shù)據(jù)傳輸允許端CP/OEn相互連接，并與微處理器6的控制輸出端Kn相連，受微處理器(6)的控制，使控制信息與顯示的數(shù)據(jù)同步。通信接口(4)為控制信號輸入輸出端，其腳2接公共地，腳l為信號發(fā)射輸出端，腳3為信號接收輸入端。接收信號從通信接口(4)的腳3進(jìn)入，經(jīng)收發(fā)接口電路(5)放大，直接送到微處理器(6)的串口通信接收端RX,微處理器接收到數(shù)據(jù)經(jīng)分類處理后，需儲存的相關(guān)信息送給EEPROM存儲器(8)，顯示的數(shù)據(jù)送往相應(yīng)的顯示單元，微處理器(6)接收數(shù)據(jù)處理完畢，發(fā)送一個應(yīng)答信號，說明此數(shù)據(jù)接收成功，應(yīng)答信號經(jīng)處理器(6)的信號發(fā)射端TX發(fā)射出去，再經(jīng)收發(fā)接口電路(5)放大發(fā)射出去，供上位機(jī)接收。收發(fā)接口電路(5)可采用型號為MAX232或其它串口通信的集成電路。微處理器(6)、看門狗電路(7)、存儲器(8)集成電路采用現(xiàn)代技術(shù)中現(xiàn)有成熟的芯片，如型號為EV2-SP92416的微處理器芯片，也可選用內(nèi)置EEPROM的其它微處理器；型號為的MAX705看門狗集成電路，型號為AT24CXX的EEPROM存儲器集成電路。所述看門狗電路(7)的復(fù)位腳、信號腳通過與微處理器(6)的連接，通電后，看門狗電路(7)時刻監(jiān)視微處理器(6)的工作情況，如果微處理器(6)工作出現(xiàn)異常，超過單位時間停止給看門狗電路(7)送出喂狗信號，看門狗電路(7)將送出復(fù)位信號，使微處理器(6)恢復(fù)正常工作。存儲器(8)集成電路是通過IIC總線連接到微處理器(6)上的。微處理器(6)上電位復(fù)位，通過IIC總線從存儲器(8)集成電路讀取微處理器(6)上電復(fù)位所需的初始化和用戶設(shè)置的相關(guān)信息；而微處理器需存儲的信息通過nC總線存儲到存儲器(8)集成電路，實現(xiàn)數(shù)據(jù)掉電后的保存，電容C1C6為各芯片電源腳VCC的濾波電路。晶振體Y1、電容C7和C8構(gòu)成微處理器(6)的時鐘電路，為微處理器(6)的提供穩(wěn)定的工作頻率。圖1中，微處理器(6)上電復(fù)位初始化，微處理器(6)從存儲器(8)讀取上電初始化數(shù)據(jù)和用戶設(shè)置的相關(guān)信息，進(jìn)入定時器顯示中斷等待和接收中斷等待。如果是接收中斷，數(shù)據(jù)從收發(fā)接口電路(5)送入微處理器(6)的串口接口RX,微處理器(6)接收完數(shù)據(jù)后進(jìn)入數(shù)據(jù)分類處理，需要存儲的數(shù)據(jù)通過IIC總線存儲于存儲器(8)中，而需要顯示的數(shù)據(jù)送給顯示緩沖區(qū)；如果是定時器顯示中斷，微處理器(6)從顯示緩沖區(qū)讀出相應(yīng)單元的顯示數(shù)據(jù)，段數(shù)據(jù)通過微處理器(6)的數(shù)據(jù)輸出腳SC8,SC7,SC6,SC5,SC4,SC3,SC2,SCl分別送到段鎖存器Un中的腳2,3,4，5，6，7，8,9;位數(shù)據(jù)通過微處理器(6)的數(shù)據(jù)輸出腳COM8,COM7，COM6,COM5,COM4，COM3，COM2,COMl送到位鎖存器Un+l中的腳2，3，4,5,6,7，8，9。段、位數(shù)據(jù)送出完畢，與此段、位的公共數(shù)據(jù)傳輸允許端CP/OEn相連的微處理器(6)的控制輸出端Kn立刻為此段、位公共數(shù)據(jù)傳輸允許端CP/OEn送出數(shù)據(jù)傳輸允許信號，使段、位數(shù)據(jù)隨數(shù)據(jù)傳輸允許信號段數(shù)據(jù)鎖存到Un中，位數(shù)據(jù)鎖存Un+l中；段、位數(shù)據(jù)分別被鎖存到Un、Un+1中后，段數(shù)據(jù)通過段驅(qū)動電路Qn，位數(shù)據(jù)通過位驅(qū)動電路Qn+1進(jìn)行電流放大后，以有足夠大的電流驅(qū)動數(shù)碼管，其中，段數(shù)據(jù)SC8，SC7，SC6,SCS,SC4，SC3,SC2，SCl所對應(yīng)的驅(qū)動電路Qn輸出段碼，經(jīng)驅(qū)動電路Qn分別送到數(shù)碼管(l)的段a、b、c、d、e、f、g、h;位數(shù)據(jù)COM8，COM7，COM6，COM5,COM4,COM3,COM2,COMl所對應(yīng)的驅(qū)動電路Qn+l輸出位碼分別送到數(shù)碼管的位C8、C7、C6、C5、C4、C3、C2、Cl中，完成了一個像素點的掃描。同理，進(jìn)行第下一個像素點的掃描，直到完成一幀的掃描。圖2是本發(fā)明M-n譯碼器實現(xiàn)數(shù)碼管顯示的電路原理圖。如圖所示，它的工作原理是在圖l的基礎(chǔ)上，微處理器6的數(shù)據(jù)傳輸允許KlKn接上M-n譯碼器的輸入端LlLn,而M-n譯碼器(9)的譯碼信號輸出端DlDn分別依序連接到段、位公共數(shù)據(jù)傳輸允許端CP/OEln上。這是在控制單元的數(shù)量大微處理器I/0少的情況下，稍稍修改一下數(shù)據(jù)傳輸允許CP/OEln軟件模塊的數(shù)據(jù)，就可實現(xiàn)驅(qū)動更多單元的數(shù)碼管。如果有多個控制單元的數(shù)碼管需驅(qū)動，M-n譯碼器(9)的輸入端LlLii分別依序接微處理器(6)的控制輸出Kln端，段、位鎖存器公共數(shù)據(jù)傳輸允許端CP/OEl連接到譯碼器(9)的第一個輸出端Dl，段、位鎖存器公共數(shù)據(jù)傳輸允許端CP/OE2連接到譯碼器(9)的第二個輸出端D2，段、位鎖存器公共數(shù)據(jù)傳輸允許端CP/OE3連接到譯碼器(9)的第三個輸出端D3，...依此類推，多個控制單元的CP/OEn，依次連接到Dii上。M-ii譯碼器的輸入端數(shù)為M，經(jīng)譯碼器后，輸出端數(shù)為n，由二進(jìn)制的關(guān)系可知，M與n的關(guān)系為n=2M,比如系統(tǒng)選擇416譯碼器，只要4個譯碼器輸入I/0，也就是K1K4的單片機(jī)I/0，就有16個輸出端與CP/OElCP/OE16連接，這樣，16+4=20個1/0就可驅(qū)動8*16-128位數(shù)碼管或8*8*16=1024個1^0發(fā)光二極管。圖2中微處理器(6)的控制輸出端KlKn與譯碼器(9)的譯碼信號輸入端LlLn分別依序連接，若M-3，則N-n=2M=8。對應(yīng)的3-8譯碼器(9)輸出端有DlD8，CP/OEl接Dl，CP/OE2接D2，依此類推，CP/OE8接D8，設(shè)CP/OEn為低電平下降沿數(shù)據(jù)選通有效，當(dāng)LlL2L3-000時，貝!jD8D7D6D5D4D3D2Dl-11111110，CP/OEl單元的數(shù)據(jù)被選通，段、位數(shù)據(jù)隨選通信號分別把數(shù)據(jù)鎖存到U1，U2中；當(dāng)L1L2L3=001時，則D8D7D6D5D4D3D2D1-11111101,CP/OE2單元的數(shù)據(jù)被選通，段、位數(shù)據(jù)隨選通信號分別把數(shù)據(jù)鎖存到U3，U4中…，當(dāng)L1L2L3-111時，則D8D7D6D5D4D3D2D1-011111U，段、位數(shù)據(jù)隨選通信號分別把數(shù)據(jù)鎖存到U15、U16中，完成了從微處理器(6)到譯碼器(9),再到公共數(shù)據(jù)傳輸允許CP/OEn的連接，通過修改數(shù)據(jù)傳輸允許CP/OEln軟件模塊的數(shù)據(jù)，按圖l的工作方式送出數(shù)碼管顯示信號，即可實現(xiàn)用更少的微處器i/o資源，驅(qū)動更多的數(shù)碼管。圖3,是本發(fā)明段、位鎖存器的數(shù)據(jù)輸入端并聯(lián)而數(shù)據(jù)傳輸允許端獨立分開數(shù)碼管驅(qū)動的電路原理圖。如圖所示在電路的電子元器件沒有增加，建立在圖l的基礎(chǔ)上，只是改變了段、位鎖存器的數(shù)據(jù)輸入和段、位鎖存器的數(shù)據(jù)傳輸允許端的連接方法，可在i/o數(shù)不同的情況下，實現(xiàn)多位數(shù)碼管的驅(qū)動。圖中，段鎖存器U1的數(shù)據(jù)輸入腳29腳和位鎖存器U2的數(shù)據(jù)輸入腳29腳分別依序連接到微處理器的數(shù)據(jù)輸出腳SC1SC8端上，即段鎖存器U1的數(shù)據(jù)輸入腳2腳和位鎖存器U2的數(shù)據(jù)輸入腳2腳相連組成SCCOMl，SCCOMl到微處理器的數(shù)據(jù)輸出腳SC1上，段鎖存器Ul的數(shù)據(jù)輸入腳3腳和位鎖存器U2的數(shù)據(jù)輸入腳3腳相連組成SCCOM2，SCCOM2到微處理器的數(shù)據(jù)輸出腳SC2上，段鎖存器U1的數(shù)據(jù)輸入腳4腳和位鎖存器U2的數(shù)據(jù)輸入腳4腳相連組成SCCOM3，SCCOM3到微處理器的數(shù)據(jù)輸出腳SC3上，依此類推，段鎖存器Ul的數(shù)據(jù)輸入腳9腳和位鎖存器U2的數(shù)據(jù)輸入腳9腳相連組成SCCOM8，SCCOM8到微處理器的數(shù)據(jù)輸出腳SC8上，而段鎖存器Ul的數(shù)據(jù)傳輸允許CP/OESCl、位鎖存器U2的數(shù)據(jù)傳輸允許CP/OECOMl則獨立分開，CP/OESC1、CP/OECOMl分別接到微處理器(6)的Kl、K2上。上述構(gòu)成了一個段、位鎖存器的數(shù)據(jù)輸入端并聯(lián)而數(shù)據(jù)傳輸允許端獨立分開的數(shù)碼管驅(qū)動電路的一個控制單元，一個控制單元可控制8位數(shù)碼管。由于段、位鎖存器的8個數(shù)據(jù)輸入端一一并聯(lián)連接，占用8個微處理器I/0，而段、位鎖存器的數(shù)據(jù)傳輸允許端分開，占用2個微處理器I/0，所以一個控制單元占用8+2個微處理器I/0,當(dāng)有多個控制單元時，多個控制單元的段、位鎖存器的數(shù)據(jù)輸入端按上述的連接方法，并聯(lián)后分別一一依序連接到微處理器的數(shù)據(jù)輸出腳SC1SC8端上，所以不管有多少個控制單元，段、位鎖存器的數(shù)據(jù)輸入端與微處理器連接占用的I/0數(shù)都是8個I/0，而所述的N個控制單元的段、位鎖存器的數(shù)據(jù)傳輸允許端獨立分開，第一個單元的段鎖存器的數(shù)據(jù)傳輸允許端CP/OESC1接到微處理器的K1上，第一個單元的位鎖存器的數(shù)據(jù)傳輸允許端CP/OECOMl接到微處理器的K2上，第二個單元的段鎖存器的數(shù)據(jù)傳輸允許端CP/OESC2接到微處理器的K3上，第二個單元的位鎖存器的數(shù)據(jù)傳輸允許端CP/OECOM2接到微處理器的K4上，依此類推，第n個單元的段鎖存器的數(shù)據(jù)傳輸允許端CP/OESCn接到微處理器的Kn上，第n個單元的位鎖存器的數(shù)據(jù)傳輸允許端CP/OECOMn接到微處理器的Kn+l上。段、位鎖存器的數(shù)據(jù)輸入端并聯(lián)而數(shù)據(jù)傳輸允許端獨立分開數(shù)碼管驅(qū)動的連接方法，N個數(shù)碼管控制單元構(gòu)成一面整體的顯示器，N個控制單元的位鎖存器Un和段鎖存器Un+l的輸入驅(qū)動數(shù)據(jù)線一一并接，段、位數(shù)據(jù)線占8個微處理器I/0,各控制單元的數(shù)據(jù)傳輸允許端獨立分開連接，并分別與微處理器(6)的控制輸出端Kn、Kn+1相連，受微處理器(6)的控制，使控制信息與顯示的數(shù)據(jù)同步。段、位鎖存器的數(shù)據(jù)輸入端并聯(lián)而數(shù)據(jù)傳輸允許端獨立分開數(shù)碼管驅(qū)動的連接方法，在微處理器(6)控制軟件程序的驅(qū)動下，微處理器(6)對一個單元送出位數(shù)據(jù)信號，并同時送出此位的數(shù)據(jù)傳輸允許信號，完畢，微處理器(6)再對此單元送出段數(shù)據(jù)信號，并同時送出段的數(shù)據(jù)傳輸允許信號，完成一個像素點的掃描后,進(jìn)入下一個像素點的掃描，直到完成一幀的掃描。圖4所示，是本發(fā)明固化在微處理器的軟件流程圖。固化在微處理器(6)的軟件流程步驟是"系統(tǒng)初始化"(10)，進(jìn)入"等待定時器中斷、等待接收中斷"(11);(一)如果是接收中斷時，進(jìn)入"接收數(shù)據(jù)子程序"(12)，完畢進(jìn)入"數(shù)據(jù)分類處理"(13)，進(jìn)入"中斷返回"(14);(二)如果是定時器中斷，進(jìn)入"判斷N單元的數(shù)據(jù)允許傳輸信號掃描完了嗎？"(20)，如果否，進(jìn)入"送相應(yīng)的段顯示數(shù)據(jù)、并指向下一個單元的CP/0E處理程序"(15),完畢進(jìn)入"中斷返回"(16),如果是，進(jìn)入"換一位位顯示數(shù)據(jù)子程序"(19),進(jìn)入"判斷8位掃描完了嗎？"(18)，如果否，進(jìn)入"送相應(yīng)的段顯示數(shù)據(jù)、并指向下一個單元的CP/OE處理程序"(15)，完畢進(jìn)入"中斷返回"(16),如果是，進(jìn)入"復(fù)位段、位、CP/0E掃描數(shù)據(jù)"(17)，進(jìn)入"中斷返回"(16)。本發(fā)明控制數(shù)碼管或發(fā)光二極管的接收數(shù)據(jù)格式如下方式<table>tableseeoriginaldocumentpage11</column></row><table>當(dāng)系統(tǒng)接收到開始接收數(shù)據(jù)標(biāo)志并認(rèn)證成功后，開始接收BCD碼數(shù)據(jù)，所接收到的一個8位數(shù)據(jù)Data—分為二，低四位DataLl為第一位數(shù)碼管的控制數(shù)據(jù)；髙四位DataH2為第二位數(shù)碼管的控制數(shù)據(jù)，依此類推，數(shù)據(jù)DataLn為第ii位數(shù)碼管的控制數(shù)據(jù)，數(shù)據(jù)DataHn+l為第n+l位數(shù)碼管的控制數(shù)據(jù)，接收到停止位STOP時停止接收數(shù)據(jù)。本發(fā)明特別適用于工業(yè)數(shù)控機(jī)床、數(shù)碼時鐘、銀行數(shù)碼利率顯示表等需要多位數(shù)碼顯示場合使用。本發(fā)明非常容易實現(xiàn)，軟件已成功通過測試，全部電子元器件市面上均可購得。由于本發(fā)明應(yīng)用面廣，使用方便靈活，預(yù)期經(jīng)濟(jì)效益非?？捎^。雖然本發(fā)明以上述的實施例來描述，但是本
技術(shù)領(lǐng)域：
中的普通技術(shù)人員，應(yīng)當(dāng)清楚的認(rèn)識到，以上的實施例僅僅是本發(fā)明的說明優(yōu)例，應(yīng)理解其中可作各變化和修改而在方義上沒有脫離本發(fā)明。所以，并非作為本發(fā)明的限定，只要在本發(fā)明的實質(zhì)精神范圍內(nèi)，對以上所述實施的變化變形或修改都將落入本發(fā)明權(quán)利要求的保護(hù)范圍。權(quán)利要求1、一種多位數(shù)碼管控制電路，它括包數(shù)碼管(1)、數(shù)碼管驅(qū)動電路(2)、鎖存器驅(qū)動電路(3)、收發(fā)接口電路(5)、微處理器(6)、看門狗(7)、存儲器(8)、譯碼電路(9)，其特征在于以8位數(shù)碼管(1)為一個段、位的控制單元，兩塊鎖存器(Un、Un+1)分別作為一個單元數(shù)碼管的段、位驅(qū)動，每個控制單元段、位鎖存器(Un、Un+1)的輸出數(shù)據(jù)信號，各通過一個段、位數(shù)碼管驅(qū)動電路(Qn、Qn+1)驅(qū)動所對應(yīng)的數(shù)碼管的段、位，而兩塊鎖存器(Un、Un+1)的輸入的連接方法為a)段、位鎖存器的數(shù)據(jù)輸入端獨立分開而數(shù)據(jù)傳輸允許端并聯(lián)數(shù)碼管驅(qū)動；b)段、位鎖存器的數(shù)據(jù)輸入端并聯(lián)而數(shù)據(jù)傳輸允許端獨立分開數(shù)碼管驅(qū)動。2、根據(jù)權(quán)利要求1所述的一種多位數(shù)碼管控制電路，其特證在于所述的微處理器(6)還分別與收發(fā)接口電路(5)、看門狗(7)、存儲器(8)連接，其中，收發(fā)接口電路(5)的信號輸出端與微處理器的串口通信數(shù)據(jù)接收引腳RX連接，接收接口電路的信號輸入端與微處理器的串口通信數(shù)據(jù)發(fā)射引腳TX連接，存儲器的時鐘線SCL、數(shù)據(jù)線SDA通過IIC總線連接到微處理器上。3、根據(jù)權(quán)利要求1所述的一種多位數(shù)碼管控制電路，其特證在于所述譯碼器(如74LS138或74L154等)的信號輸入端Ll、L2、L3…Ln分別與微處理器的數(shù)據(jù)傳輸允許端K1、K2、K3…Kn相連，譯碼器的信號輸出端D1、D2、D3、...Dn分別與數(shù)碼管的段、位兩個驅(qū)動鎖存器所并接的公共數(shù)據(jù)傳輸允許端CP/OEl、CP/OE2、CP/OE3、…CP/OEn連接。4、根據(jù)權(quán)利要求1所述的一種多位數(shù)碼管控制方法，其特證在于多個控制單元的段、位鎖存器(Un、Un+1)的8(SC8SCl)+8(COM8COMl)個驅(qū)動數(shù)據(jù)信號輸入腳分別依序一一并接到所述微處理器(6)對應(yīng)的8(SC8SCl)+8(COM8COMl)個段、位數(shù)據(jù)信號輸出I/O上，各個控制單元的段、位兩個鎖存器(Un、Un+1)的數(shù)據(jù)傳輸允許端位CP/OESCn、段CP/OECOMn并聯(lián)連接后的公共數(shù)據(jù)傳輸允許端(CPOEii)作為控制一個單元的數(shù)據(jù)傳輸允許端，每個單元的公共數(shù)據(jù)傳輸允許端(CPXOEn)直接或通過M-n譯碼電路與所述微處理器(6)對應(yīng)的一個控制輸出端Kn連接，此控制輸出端Kn作為一個控制單元的公共數(shù)據(jù)傳輸允許端(CPXOEn)，所述微處理器(6)輸出顯示的8(SC8SCl)+8(COM8COMl)個段、位數(shù)據(jù)信號必需與對應(yīng)輸出的段、位兩個鎖存器(Un、Un+l)的公共數(shù)據(jù)傳輸允許端(CPXOEii)同步傳輸。5、根據(jù)權(quán)利要求1所述的一種多位數(shù)碼管控制方法，其特證在于多個控制單元的段、位鎖存器(Un、Un+1)的8(SC8SCl)+8(COM8COMl)個驅(qū)動數(shù)據(jù)信號輸入腳分別依序(SC8接COM8、SC7接COM7...SC1接COM1)—一并聯(lián)，并聯(lián)后的8個端口(SCCOM8SCCOMl)分別依序連接到所述微處理器(6)對應(yīng)的8(SC8SC1)個數(shù)據(jù)信號輸出腳上，作為段、位驅(qū)動數(shù)據(jù)輸出控制腳，而每個控制單元的段、位兩個鎖存器(Un、Un+l)的數(shù)據(jù)傳輸允許端(位CP/OESCn、段CP/OECOMn)則獨立分開，獨立分開后的段、位數(shù)據(jù)傳輸允許端段CP/OESCn、位CP/OECOMn分別接到微處理器段Kn、位Kn+1上，所述微處理器(6)輸出顯示的8個位(SC8SC1)或8個段(COM8COMl)的數(shù)據(jù)信號輸出必需與對應(yīng)輸出的段(Un)或位(Uii+l)的鎖存器數(shù)據(jù)傳輸允許端段CP/OESCn或位CP/OECOMn同步傳輸。6、根據(jù)權(quán)利要求1所述的一種多位數(shù)碼管控制電路及其方法，其特證在于固化在微處理器(6)的軟件流程步驟是"系統(tǒng)初始化"(IO),進(jìn)入"等待定時器中斷、等待接收中斷"(ll);(一)如果是接收中斷時，進(jìn)入"接收數(shù)據(jù)子程序"(12)，完畢進(jìn)入"數(shù)據(jù)分類處理"(13),進(jìn)入"中斷返回"(14);(二)如果是定時器中斷，進(jìn)入"判斷N單元的數(shù)據(jù)允許傳輸信號掃描完了嗎？"(20)，如果否，進(jìn)入"送相應(yīng)的段顯示數(shù)據(jù)、并指向下一個單元的CP/OE處理程序"(15)，完畢進(jìn)入"中斷返回"(16)，如果是，進(jìn)入"換一位位顯示數(shù)據(jù)子程序"(19)，進(jìn)入"判斷8位掃描完了嗎？"(18)，如果否，進(jìn)入"送相應(yīng)的段顯示數(shù)據(jù)、并指向下一個單元的CP/OE處理程序"(15),完畢進(jìn)入"中斷返回"(16)，如果是，進(jìn)入"復(fù)位段、位、CP/OE掃描數(shù)據(jù)"(17)，進(jìn)入"中斷返回"(16)。全文摘要本發(fā)明公開了一種多位數(shù)碼管控制電路及其方法，它括包數(shù)碼管、數(shù)碼管驅(qū)動電路、鎖存器驅(qū)動電路、微處理器和譯碼電路，其特征在于以8位數(shù)碼管為一個段、位的控制單元，兩塊鎖存器電路分別作為一個單元的數(shù)碼管段、位驅(qū)動，方法(1)段、位鎖存器的數(shù)據(jù)輸入端獨立分開而數(shù)據(jù)傳輸允許端并聯(lián)，數(shù)據(jù)傳輸允許端直接或通過譯碼電路與所述微處理器的連接；方法(2)段、位鎖存器的數(shù)據(jù)輸入端并聯(lián)而數(shù)據(jù)傳輸允許端獨立分開，獨立分開的段、位數(shù)據(jù)傳輸允許端分別與所述微處理器的連接；每個控制單元段、位鎖存器的數(shù)據(jù)信號各通過一個數(shù)碼管驅(qū)動電路驅(qū)動所對應(yīng)的數(shù)碼管。解決了多位數(shù)碼管驅(qū)動或多LED成像時成本高的問題。文檔編號G09G3/04GK101404133SQ20081007388公開日2009年4月8日申請日期2008年11月4日優(yōu)先權(quán)日2008年11月4日發(fā)明者舒李申請人:舒李