專利名稱：用于消除顯示器關(guān)機(jī)殘影的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別是涉及ー種用于消除顯示器關(guān)機(jī)殘影的電路。
背景技術(shù)：
為了解決關(guān)機(jī)殘影問題，現(xiàn)如今TFT-LCD都采用了在關(guān)機(jī)瞬間將TFT全部開啟的功能，即XON(可以看作是關(guān)機(jī)時(shí)使所有行的TFT全部開啟的控制信號(hào))功能。在XON功能動(dòng)作吋，掃描線驅(qū)動(dòng)IC會(huì)輸出ー個(gè)電壓VGH (TFT的開啟電壓)將所有TFT都打開，VGH越高，TFT上所產(chǎn)生的瞬時(shí)電流越大。而在通過(guò)ACF膠(各向異性導(dǎo)電膠)將掃描線驅(qū)動(dòng)IC壓接在TFT-IXD面板上的エ藝中，掃 描線驅(qū)動(dòng)IC與TFT-IXD面板的信號(hào)線導(dǎo)通之后，ACF膠中有的金球粒子(起到導(dǎo)電作用)接觸良好，有的卻接觸較差。在金球粒子較少的情況下，接觸良好的金球粒子上經(jīng)過(guò)的電流較大。在關(guān)機(jī)吋，由于TFT上的瞬時(shí)電流大，接觸良好的金球粒子上電流也較大，當(dāng)電流超過(guò)金球粒子的承受能力時(shí)，部分金球粒子會(huì)被熔斷，這樣，其他金球粒子將承受這些瞬時(shí)電流。在經(jīng)過(guò)多次反復(fù)的開、關(guān)機(jī)之后，最后所有的金球粒子都會(huì)被熔斷，最終將導(dǎo)致TFT不能開啟，從而造成畫面顯示異常。在這種情況下，在將掃描線驅(qū)動(dòng)IC壓接在TFT-IXD面板上的エ藝中，會(huì)要求金球粒子的數(shù)量足夠多，且對(duì)各金球粒子的均一性要求也非常高，否則極容易出現(xiàn)金球粒子被熔斷從而導(dǎo)致畫面異常的現(xiàn)象。尤其對(duì)于高分辨率、大尺寸顯示器更容易出現(xiàn)這個(gè)問題。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題本發(fā)明要解決的技術(shù)問題是如何在保證消除顯示器關(guān)機(jī)殘影的同時(shí)，避免關(guān)機(jī)瞬間電流過(guò)大而導(dǎo)致的面板線路燒毀問題。(ニ)技術(shù)方案為了解決上述技術(shù)問題，本發(fā)明提供一種用于消除顯示器關(guān)機(jī)殘影的電路，包括多級(jí)分時(shí)電路，每級(jí)分時(shí)電路包括比較器、MOS管、第一電阻、第二電阻、第三電阻以及電容，其中，第一電阻的第一端作為該級(jí)分時(shí)電路的第一輸入端，第二端作為該級(jí)分時(shí)電路的輸出端；第二電阻的第一端與第三電阻的第二端連接，第二電阻的第二端作為該級(jí)分時(shí)電路第二輸入端，第三電阻的第一端接地；比較器的同相端或反相端與電容的第二端以及第三電阻的第二端連接，比較器的反相端或同相端連接該級(jí)分時(shí)電路的參考電壓，比較器的輸出端連接MOS管的柵極，MOS管的漏極連接第一電阻的第二端；電容的第一端接地；且每一級(jí)分時(shí)電路中比較器的反相端連接在一起，同相端也連接在一起，每ー級(jí)分時(shí)電路的第一輸入端共用，第二輸入端也共用。優(yōu)選地，對(duì)于每ー級(jí)分時(shí)電路，當(dāng)所述MOS管為N型MOSFET管，比較器的同相端與電容的第二端以及第三電阻的第二端連接；當(dāng)所述MOS管為P型MOSFET管，比較器的反相端與電容的第二端以及第三電阻的第二端連接。優(yōu)選地,對(duì)于姆一級(jí)分時(shí)電路,所述第一輸入端輸入固定的預(yù)設(shè)電壓，所述第二輸入端輸入從大到小變化的電壓。優(yōu)選地，第二電阻與第三電阻滿足如下關(guān)系R3i/ (R2i+R3i) ^Vi=VREF其中，RA表示第i級(jí)分時(shí)電路的第二電阻，R3,表示第i級(jí)分時(shí)電路的第三電阻；VREF表示第i級(jí)分時(shí)電路的參考電壓W為預(yù)設(shè)值，i為正整數(shù)，且i大于I。優(yōu)選地，當(dāng)有兩級(jí)分時(shí)電路時(shí)，V1為4. 0V, V2為3. 7V，所述第一輸入端輸入的電壓為 3. 3V。優(yōu)選地，所述第二輸入端的電壓滿足以下條件VIN>Vi>V(i-l)> …〉VDVREF其中，VIN表示所述第二輸入端的電壓，VREF表示第i級(jí)分時(shí)電路的參考電壓，Vi表示第i級(jí)分時(shí)電路中，第二電阻與第三電阻之間節(jié)點(diǎn)的電壓，i為正整數(shù)，且i大于I。優(yōu)選地，第i級(jí)分時(shí)電路的輸出端XONi相對(duì)于第i_l級(jí)分時(shí)電路的輸出端XON(i-l)輸出高電平的延遲時(shí)間At同時(shí)滿足以下三個(gè)條件第一、A t小于在XON(i-l)輸出高電平后VIN維持在大于所述第一輸入端電壓的那段時(shí)間；第二、At大于顯示器第一次關(guān)機(jī)所產(chǎn)生的瞬時(shí)電流的持續(xù)時(shí)間；第三、At〈33. 3ms ；其中，VIN表示所述第二輸入端。優(yōu)選地，IOOiisく At<5ms。優(yōu)選地，對(duì)于每一級(jí)分時(shí)電路，MOSFET管的源極和襯底均接地。(三)有益效果上述技術(shù)方案具有如下優(yōu)點(diǎn)通過(guò)設(shè)計(jì)一種能夠分時(shí)產(chǎn)生使得TFT開啟的電壓的電路，實(shí)現(xiàn)了在顯示屏關(guān)機(jī)時(shí)既保證人眼識(shí)別不出明顯畫面不連續(xù)的差異，從而消除關(guān)機(jī)殘影，又能夠避免在關(guān)機(jī)瞬間所有TFT同時(shí)開啟使得瞬間電流過(guò)大而導(dǎo)致的面板線路燒毀問題。進(jìn)ー步，可以使用本發(fā)明所設(shè)計(jì)的分時(shí)電路實(shí)現(xiàn)對(duì)顯示屏面板的分區(qū)域控制。


圖I是本發(fā)明實(shí)施例一的電路圖；圖2是比較器的各端ロ示意圖；圖3是MOSFET端ロ示意圖；圖4是利用本發(fā)明實(shí)現(xiàn)分區(qū)域控制面板上TFT開啟的示意圖；圖5是本發(fā)明實(shí)施例ニ的電路圖；圖6是現(xiàn)有技術(shù)中沒有使用分時(shí)控制的消除顯示器關(guān)機(jī)殘影電路的輸入、輸出電壓波形圖；圖7a和圖7b是本發(fā)明的電路在顯示器關(guān)機(jī)時(shí)的輸入、輸出電壓的波形圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)ー步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。
本發(fā)明提供一種用于消除顯示器關(guān)機(jī)殘影的電路，包括多級(jí)分時(shí)電路，每級(jí)分時(shí)電路包括比較器、MOS管、第一電阻、第二電阻、第三電阻以及電容，其中，第一電阻的第一端作為該級(jí)分時(shí)電路的第一輸入端，第二端作為該級(jí)分時(shí)電路的輸出端；第二電阻的第一端與第三電阻的第二端連接，第二電阻的第二端作為該級(jí)分時(shí)電路第二輸入端，第三電阻的第一端接地；比較器的同相端或反相端與電容的第二端以及第三電阻的第二端連接，比較器的反相端或同相端連接該級(jí)分時(shí)電路的參考電壓，比較器的輸出端連接MOS管的柵扱，MOS管的漏極連接第一電阻的第二端；電容的第一端接地；且每ー級(jí)分時(shí)電路中比較器的反相端連接在一起，同相端也連接在一起，每ー級(jí)分時(shí)電路的第一輸入端共用，第二輸入端也共用。對(duì)于每一級(jí)分時(shí)電路，MOSFET管的源極和襯底均接地。對(duì)于每一級(jí)分時(shí)電路，當(dāng)所述MOS管為N型MOSFET管，比較器的同相端與電容的第二端以及第三電阻的第二端連接；當(dāng)所述MOS管為P型MOSFET管，比較器的反相端與電容的第二端以及第三電阻的第二端連接，所述第一輸入端輸入固定的預(yù)設(shè)電壓，所述第二輸入端輸入從大到小變化的電壓，且第二電阻與第三電阻滿足如下關(guān)系 RSi/ (R2i+R3i) ^Vi=VREF其中，RA表示第i級(jí)分時(shí)電路的第二電阻，R3,表示第i級(jí)分時(shí)電路的第三電阻；VREF表示第i級(jí)分時(shí)電路的參考電壓W為預(yù)設(shè)值，i為正整數(shù)。下面以兩級(jí)分時(shí)電路為例，說(shuō)明本發(fā)明的用于消除顯示器關(guān)機(jī)殘影的電路結(jié)構(gòu)及其工作原理。本領(lǐng)域技術(shù)人員可以根據(jù)以下的實(shí)施例將本發(fā)明的電路結(jié)構(gòu)拓展到三級(jí)或更多級(jí)，其工作原理類似。實(shí)施例一如圖I所示，本實(shí)施例提供一種用于消除顯示器關(guān)機(jī)殘影的電路，包括兩級(jí)分時(shí)電路。第一級(jí)分時(shí)電路包括比較器OP1A型MOSFET管RST1、第一電阻Rl1、第二電阻R2p第三電阻RS1以及電容C1,其中,Rl1的第一端作為該級(jí)分時(shí)電路的第一輸入端,輸入電壓為3. 3V，第二端作為該級(jí)分時(shí)電路的輸出端XONl ;第二電阻R2i的第一端與第三電阻RS1的第ニ端連接，第二電阻R2i的第二端作為該級(jí)分時(shí)電路第二輸入端VIN，第三電阻RS1的第一端接地；比較器OP1的同相端與電容C1的第二端以及第三電阻RS1的第二端連接；比較器OP1的反相端連接該級(jí)分時(shí)電路的參考電壓VREF，比較器OP1的輸出端連接RST1的柵極；電容C1的第一端接地；RSI\的漏極連接Rl1的第二端，源極和襯底均接地。如圖2所示，比較器為同相端大于反相端電壓時(shí)，輸出高電平，反相端大于同相端電壓時(shí)，輸出低電平，如圖3所示，N型MOSFET管是柵極為高電平時(shí)關(guān)閉，漏極輸出高電平(例如3. 3V)，柵極為低電平時(shí)開啟，漏極輸出低電平(例如OV )。第二級(jí)分時(shí)電路包括比較器0P2、N型MOSFET管RST2、第一電阻Rl2、第二電阻R22、第三電阻R32以及電容C2,其中,Rl2的第一端作為該級(jí)分時(shí)電路的第一輸入端,輸入電壓為
3.3V，第二端作為該級(jí)分時(shí)電路的輸出端X0N2 ;第二電阻R22的第一端與第三電阻R32的第ニ端連接，第二電阻R22的第二端作為該級(jí)分時(shí)電路第二輸入端VIN，第三電阻R32的第一端接地；比較器OP2的同相端與電容C2的第二端以及第三電阻R32的第二端連接，電容C2的第一端接地；比較器OP2的反相端連接該級(jí)分時(shí)電路的參考電壓VREF，比較器OP2的輸出端連接RST2的柵極，RST2的漏極連接Rl2的第二端，源極和襯底均接地。
上述第一級(jí)分時(shí)電路中比較器OP1與第二級(jí)分時(shí)電路中比較器OP2的反相端連接在一起，同相端也連接在一起，第一輸入端共用，第二輸入端VIN也共用，從第二輸入端輸入從大到小變化的電壓。如圖4所示，本實(shí)施例的電路在使用時(shí)，輸出端XONl和X0N2分別連接到液晶顯示器面板上的不同的TFT，從而在顯示器關(guān)機(jī)時(shí)實(shí)現(xiàn)在不同的時(shí)刻使得不同TFT開啟的目的。而要使得不同TFT依次開啟，再如圖I所示，則必須滿足條件VIN>V2>V1>VREF。I.當(dāng)VKVREF時(shí)，XONl輸出高電平，V2〈VREF時(shí)，X0N2高電平。2.由于VIN —直在減小，因此V1、V2也一直在減小，當(dāng)Vl或V2減小至VREF的值時(shí)，XONl或X0N2便輸出高電平，如果VI、先降至VREF，則XONl先輸出高電平，如果V2先降至VREF，則X0N2先輸出高電平，因此要求V1〈V2。假設(shè)當(dāng)VIN降為例如4. OV時(shí)，Vl=REF,XONl輸出高電平；VIN降為例如3. 7V時(shí)，V2=VREF，X0N2輸出高電平。要避免關(guān)機(jī)瞬間電流過(guò)大而導(dǎo)致的面板線路燒毀問題，同時(shí)保證消除顯示器關(guān)機(jī)·殘影，X0N2相對(duì)于XONl輸出高電平的延遲時(shí)間A t需滿足以下條件一、X0N2輸出高電平吋，VIN保持在3. 3V以上，才能保證面板其他功能正常，因此At需小于在XONl輸出高電平后VIN維持在3. 3V以上的那段時(shí)間；ニ、A t需大于第一次關(guān)機(jī)所產(chǎn)生的瞬時(shí)電流的持續(xù)時(shí)間；三、At值必須保證人眼識(shí)別不出明顯畫面不連續(xù)差異，通常，對(duì)于液晶顯示器，A t需小于相當(dāng)于l/30Hz的時(shí)間，即A t<33. 3ms。經(jīng)測(cè)試，XONl輸出高電平后VIN維持在3. 3V以上的時(shí)間為5ms，第一次關(guān)機(jī)所產(chǎn)生的瞬時(shí)電流持續(xù)時(shí)間為IOOii S，所以建議At滿足IOOiI s〈At〈5ms。本實(shí)施例通過(guò)設(shè)定第二電阻和第三電阻(起分壓作用)的電阻值使得上述要求得到滿足，本實(shí)施例中，第二電阻與第三電阻滿足如下關(guān)系R3/ (!^+RS1) *4. O=VREF,以及R32/ (R22+R32) *3. 7=VREF ；其中，R2:和R22分別表示第一級(jí)分時(shí)電路和第二級(jí)分時(shí)電路的第二電阻，R3:和R32分別表示第一級(jí)分時(shí)電路和第二級(jí)分時(shí)電路的第三電阻；VREF表示第一級(jí)分時(shí)電路和第二級(jí)分時(shí)電路的參考電壓。如圖4所示，本實(shí)施例的電路在使用時(shí)，輸出端XONl和X0N2分別連接到液晶顯示器面板上的不同的TFT，從而在顯示器關(guān)機(jī)時(shí)實(shí)現(xiàn)在不同的時(shí)刻觸發(fā)不同TFT開啟的目的，可以使用本發(fā)明所設(shè)計(jì)的分時(shí)電路實(shí)現(xiàn)對(duì)顯示屏面板的分區(qū)域控制，使輸出電壓分時(shí)進(jìn)入不同的區(qū)域，使不同區(qū)域的TFT依次打開，減小關(guān)機(jī)瞬間大電流的產(chǎn)生，達(dá)到保護(hù)面板上走線不被燒毀的效果。圖6是現(xiàn)有技術(shù)中沒有使用分時(shí)控制的消除顯示器關(guān)機(jī)殘影電路的輸入、輸出電壓波形圖，圖7a和圖7b是本發(fā)明的電路在顯示器關(guān)機(jī)時(shí)的輸入、輸出電壓的波形圖，圖7b中tl、t2分別是XONl和X0N2輸出高電平的時(shí)刻。從圖6與圖7a、圖7b的對(duì)比可以看出，使用本發(fā)明，可以使得關(guān)機(jī)瞬間電流減小。實(shí)施例ニ如圖5所示，本實(shí)施例與實(shí)施例一的不同之處在于，兩級(jí)分時(shí)電路中，比較器的反相端與電容的第二端以及第三電阻的第二端連接，同相端連接參考電壓，而其中的MOS管均為P型MOSFET。P型MOSFET管是柵極為低電平時(shí)關(guān)閉，漏極輸出高電平(例如3. 3V)，柵極為高電平時(shí)開啟，漏極輸出低電平(例如0V)。本實(shí)施例的工作原理與實(shí)施例一相同。由以上實(shí)施例可以看出，本發(fā)明通過(guò)設(shè)計(jì)一種能夠分時(shí)產(chǎn)生使得TFT開啟的電壓的電路，實(shí)現(xiàn)了在顯示屏關(guān)機(jī)時(shí)既保證人眼識(shí)別不出明顯畫面不連續(xù)的差異，從而消除關(guān)機(jī)殘影，又能夠避免在關(guān)機(jī)瞬間所有TFT同時(shí)開啟使得瞬間電流過(guò)大而導(dǎo)致的面板線路燒毀問題。進(jìn)ー步，可以使用本發(fā)明所設(shè)計(jì)的分時(shí)電路實(shí)現(xiàn)對(duì)顯示屏面板的分區(qū)域控制。 以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和替換，這些改進(jìn)和替換也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種用于消除顯示器關(guān)機(jī)殘影的電路，其特征在于，包括多級(jí)分時(shí)電路，每級(jí)分時(shí)電路包括比較器、MOS管、第一電阻、第二電阻、第三電阻以及電容，其中，第一電阻的第一端作為該級(jí)分時(shí)電路的第一輸入端，第二端作為該級(jí)分時(shí)電路的輸出端；第二電阻的第一端與第三電阻的第二端連接，第二電阻的第二端作為該級(jí)分時(shí)電路第二輸入端，第三電阻的第一端接地；比較器的同相端或反相端與電容的第二端以及第三電阻的第二端連接，比較器的反相端或同相端連接該級(jí)分時(shí)電路的參考電壓，比較器的輸出端連接MOS管的柵極，MOS管的漏極連接第一電阻的第二端；電容的第一端接地；且每一級(jí)分時(shí)電路中比較器的反相端連接在一起，同相端也連接在一起，每一級(jí)分時(shí)電路的第一輸入端共用，第二輸入端也共用。
2.如權(quán)利要求I所述的電路，其特征在于，對(duì)于每一級(jí)分時(shí)電路，當(dāng)所述MOS管為N型MOSFET管，比較器的同相端與電容的第二端以及第三電阻的第二端連接；當(dāng)所述MOS管為P型MOSFET管，比較器的反相端與電容的第二端以及第三電阻的第二端連接。
3.如權(quán)利要求I所述的電路，其特征在于，對(duì)于每一級(jí)分時(shí)電路，所述第一輸入端輸入 固定的預(yù)設(shè)電壓，所述第二輸入端輸入從大到小變化的電壓。
4.如權(quán)利要求3所述的電路，其特征在于，第二電阻與第三電阻滿足如下關(guān)系RSi/ (R2i+R3i) ^Vi=VREF 其中，R2i表示第i級(jí)分時(shí)電路的第二電阻，R3i表示第i級(jí)分時(shí)電路的第三電阻；VREF表示第i級(jí)分時(shí)電路的參考電壓A為預(yù)設(shè)值，i為正整數(shù)，且i大于I。
5.如權(quán)利要求4所述的電路，其特征在于，當(dāng)有兩級(jí)分時(shí)電路時(shí)，V1為4.0V, V2為3. 7V，所述第一輸入端輸入的電壓為3. 3V。
6.如權(quán)利要求3所述的電路，其特征在于，所述第二輸入端的電壓滿足以下條件VIN>Vi>V (i-1) >... >VDVREF 其中，VIN表示所述第二輸入端的電壓，VREF表示第i級(jí)分時(shí)電路的參考電壓，Vi表示第i級(jí)分時(shí)電路中，第二電阻與第三電阻之間節(jié)點(diǎn)的電壓，i為正整數(shù)，且i大于I。
7.如權(quán)利要求3所述的電路，其特征在于，第i級(jí)分時(shí)電路的輸出端XONi相對(duì)于第i-1級(jí)分時(shí)電路的輸出端XON(i-l)輸出高電平的延遲時(shí)間At同時(shí)滿足以下三個(gè)條件 第一、A t小于在XON(i-1)輸出高電平后VIN維持在大于所述第一輸入端電壓的那段時(shí)間； 第二、At大于顯示器第一次關(guān)機(jī)所產(chǎn)生的瞬時(shí)電流的持續(xù)時(shí)間；第三、A t<33. 3ms ； 其中，VIN表示所述第二輸入端。
8.如權(quán)利要求7所述的電路，其特征在于，IOOiis〈 A t〈5ms。
9.如權(quán)利要求廣8中任一項(xiàng)所述的電路，其特征在于，對(duì)于每一級(jí)分時(shí)電路，MOSFET管的源極和襯底均接地。
全文摘要
本發(fā)明涉及顯示技術(shù)領(lǐng)域，公開了一種用于消除顯示器關(guān)機(jī)殘影的電路。本發(fā)明通過(guò)設(shè)計(jì)一種能夠分時(shí)產(chǎn)生使得TFT開啟的電壓的電路，實(shí)現(xiàn)了在顯示屏關(guān)機(jī)時(shí)既保證人眼識(shí)別不出明顯畫面不連續(xù)的差異，從而消除關(guān)機(jī)殘影，又能夠避免在關(guān)機(jī)瞬間所有TFT同時(shí)開啟使得瞬間電流過(guò)大而導(dǎo)致的VGH線路燒毀問題。
文檔編號(hào)G09G3/20GK102855839SQ20121035727
公開日2013年1月2日 申請(qǐng)日期2012年9月21日 優(yōu)先權(quán)日2012年9月21日
發(fā)明者梁恒鎮(zhèn), 楊鈺婷 申請(qǐng)人:京東方科技集團(tuán)股份有限公司, 合肥京東方光電科技有限公司