本申請要求于2015年7月28日提交至韓國知識產(chǎn)權(quán)局的第10-2015-0106678號韓國專利申請的優(yōu)先權(quán)和權(quán)益，該韓國專利申請的全部內(nèi)容以其整體通過引用并入本文。

技術(shù)領(lǐng)域

本發(fā)明實施方式的各方面涉及分級電路以及使用分級電路的掃描驅(qū)動器。

背景技術(shù)：

隨著信息技術(shù)的進步，顯示裝置作為信息與其使用者之間的媒介的重要性變得越來越高。反映這種趨勢，諸如液晶顯示裝置(LCD)、有機發(fā)光顯示裝置(OLED)和等離子體顯示面板(PDP)的這些顯示裝置的消費正在增加。

通常，顯示裝置包括將數(shù)據(jù)信號供應(yīng)至數(shù)據(jù)線的數(shù)據(jù)驅(qū)動器、將掃描信號供應(yīng)至掃描線的掃描驅(qū)動器以及具有位于掃描線和數(shù)據(jù)線的交叉區(qū)域中的像素的像素部。

包括在像素區(qū)域中的像素在掃描信號供應(yīng)至掃描線時被選擇并且接收來自數(shù)據(jù)線的數(shù)據(jù)信號。接收到數(shù)據(jù)信號的像素向外部供應(yīng)光，該光具有與該數(shù)據(jù)信號對應(yīng)的亮度。

掃描驅(qū)動器包括連接至掃描線的級。級響應(yīng)于來自時序控制器的信號向連接至級的掃描線供應(yīng)掃描信號。為此，級中的每個包括P型晶體管(例如，PMOS)和/或N型晶體管(例如，NMOS)，并且可以與像素同時安裝到面板上。

在另一方面，安裝在面板上的級占用一定量的安裝面積，并因此，期望使級的安裝面積減小或最小化的方法。

技術(shù)實現(xiàn)要素：

本發(fā)明實施方式針對能夠減少或最小化安裝面積的分級電路以及使用分級電路的掃描驅(qū)動器。

根據(jù)本發(fā)明的一些實施方式，提供了一種分級電路，包括：輸出部，配置為響應(yīng)于第一節(jié)點的電壓、第二節(jié)點的電壓和供應(yīng)至第一輸入端子的第一時鐘信號向第一輸出端子供應(yīng)第i(其中i是自然數(shù))進位信號以及向第二輸出端子供應(yīng)第i掃描信號；控制器，配置為響應(yīng)于供應(yīng)至第一輸入端子的第一時鐘信號控制第二節(jié)點的電壓；上拉部，配置為響應(yīng)于供應(yīng)至第二輸入端子的上一級的進位信號控制第一節(jié)點的電壓；以及下拉部，配置為響應(yīng)于第二節(jié)點的電壓和供應(yīng)至第三輸入端子的下一級的進位信號控制第一節(jié)點的電壓，其中，下拉部包括第一電容器，第一電容器包括聯(lián)接至第一節(jié)點的第一電極和聯(lián)接至下一級的第二電極。

在實施方式中，第一電容器的第二電極聯(lián)接至第三輸入端子。

在實施方式中，第一電容器的第二電極聯(lián)接至下一級的第二輸出端子。

在實施方式中，上拉部包括第一晶體管，第一晶體管包括第一電極、柵電極和第二電極，其中，第一電極和柵電極均聯(lián)接至第二輸入端子，并且第二電極聯(lián)接至第一節(jié)點。

在實施方式中，分級電路還包括第一功率輸入端子和第二功率輸入端子，第一功率輸入端子配置為接收第一截止電壓，第二功率輸入端子配置為接收與第一截止電壓不同的第二截止電壓。

在實施方式中，輸出部包括：第二晶體管，聯(lián)接在第一輸入端子和第一輸出端子之間，并且包括聯(lián)接至第一節(jié)點的柵電極；第三晶體管，聯(lián)接在第一輸出端子和第二功率輸入端子之間，并且包括聯(lián)接至第二節(jié)點的柵電極；第四晶體管，聯(lián)接在第一輸入端子和第二輸出端子之間，并且包括聯(lián)接至第一節(jié)點的柵電極；第五晶體管，聯(lián)接在第二輸出端子和第一功率輸入端子之間，并且包括聯(lián)接至第二節(jié)點的柵電極；以及第六晶體管，聯(lián)接在第二輸出端子和第一功率輸入端子之間，并且包括聯(lián)接至第三輸入端子的柵電極。

在實施方式中，控制器包括：第七晶體管，包括第一電極和柵電極，第一電極和柵電極均聯(lián)接至第一輸入端子；第八晶體管，聯(lián)接在第七晶體管的第二電極和第二功率輸入端子之間，并且包括聯(lián)接至第一輸出端子的柵電極；第九晶體管，聯(lián)接在第一輸入端子和第二節(jié)點之間，并且包括聯(lián)接至第七晶體管的第二電極的柵電極；以及第十晶體管，聯(lián)接在第二節(jié)點和第二功率輸入端子之間，并且包括聯(lián)接至第一輸出端子的柵電極。

在實施方式中，下拉部包括：第十一晶體管和第十二晶體管，串聯(lián)聯(lián)接在第一節(jié)點和第二功率輸入端子之間，第十一晶體管和第十二晶體管中的每個包括聯(lián)接至第三輸入端子的柵電極；第十三晶體管和第十四晶體管，串聯(lián)聯(lián)接在第一節(jié)點和第二功率輸入端子之間，第十三晶體管和第十四晶體管中的每個包括聯(lián)接至第二節(jié)點的柵電極；以及第十五晶體管，聯(lián)接在第一輸出端子和第二功率輸入端子之間，并且包括聯(lián)接至第三輸入端子的柵電極。

在實施方式中，上一級的進位信號是第(i-1)進位信號或柵極啟動脈沖，以及下一級的進位信號是第(i+1)進位信號。

根據(jù)本發(fā)明的一些實施方式，提供了一種掃描驅(qū)動器，掃描驅(qū)動器包括多個分級電路，多個分級電路配置為向掃描線輸出多個掃描信號以及從外部接收時鐘信號，其中，多個分級電路中的第i(其中i是自然數(shù))分級電路包括：輸出部，配置為響應(yīng)于第一節(jié)點的電壓、第二節(jié)點的電壓和供應(yīng)至第一輸入端子的第一時鐘信號向第一輸出端子供應(yīng)第i進位信號以及向第二輸出端子供應(yīng)第i掃描信號；控制器，配置為響應(yīng)于供應(yīng)至第一輸入端子的第一時鐘信號控制第二節(jié)點的電壓；上拉部，配置為響應(yīng)于供應(yīng)至第二輸入端子的上一級的進位信號控制第一節(jié)點的電壓；以及下拉部，配置為響應(yīng)于第二節(jié)點的電壓和供應(yīng)至第三輸入端子的下一級的進位信號控制第一節(jié)點的電壓，其中，下拉部包括第一電容器，第一電容器包括聯(lián)接至第一節(jié)點的第一電極和聯(lián)接至下一級的第二電極。

在實施方式中，第一電容器的第二電極聯(lián)接至第三輸入端子。

在實施方式中，第一電容器的第二電極聯(lián)接至下一級的第二輸出端子。

根據(jù)本發(fā)明實施方式的分級電路和使用分級電路的掃描驅(qū)動器可使節(jié)點Q的電壓的下降時間增加，并且同時，可最小化或減小電壓的升高。如果節(jié)點Q的電壓的下降時間增加，則輸出端子的電壓可以快速下降，并因此可提高可靠性，并且同時可使聯(lián)接至輸出端子的晶體管的安裝面積減小或最小化。而且，如果節(jié)點Q的電壓升高被減小，則可使聯(lián)接至節(jié)點Q的晶體管上的壓力減小，并且同時可使安裝面積減小或最小化。

附圖說明

現(xiàn)將參照附圖在下文中更充分地描述示例性實施方式；然而，這些示例性實施方式可以以不同的形式體現(xiàn)，且不應(yīng)被理解為限于本文中所闡述的實施方式。相反，提供這些實施方式，使得本公開將是徹底且完全的，并且將示例性實施方式的范圍充分地傳達給本領(lǐng)域技術(shù)人員。

在附圖中，為了圖例的清楚，尺寸可被夸大。在說明書全文中，相同的附圖標記表示相同的元件。

圖1是示意性地示出根據(jù)本發(fā)明實施方式的顯示裝置的框圖。

圖2是圖1中所示的掃描驅(qū)動器的示意圖。

圖3是連接至級的端子的示意圖。

圖4示出根據(jù)圖3中所示的級的實施方式的電路。

圖5是示出圖4中所示的分級電路的驅(qū)動方法的波形圖。

圖6示出圖4中所示的節(jié)點Q的下降時間。

圖7示出根據(jù)本發(fā)明實施方式的仿真的結(jié)果。

圖8示出根據(jù)圖3中所示的級的實施方式的電路。

具體實施方式

在下文的詳細描述中，僅簡單地通過圖例示出并描述本發(fā)明的某些示例性實施方式。如本領(lǐng)域技術(shù)人員將認識到的，所描述的實施方式可在均不背離本發(fā)明的精神或范圍的情況下以各種不同的方式修改。因此，附圖和描述實際上應(yīng)被認為是說明性的、而非限制性的。

除非另外限定，否則本文中使用的所有術(shù)語(包括技術(shù)術(shù)語和科學術(shù)語)具有與由本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員所通常理解的含義相同的含義。還將理解的是，除非本文中明確地如此定義，否則如常用詞典中限定的術(shù)語應(yīng)被解釋成具有與其在相關(guān)技術(shù)領(lǐng)域的上下文中的含義一致的含義，并且不應(yīng)以理想化或過于正式的含義進行解釋。

圖1是示意性地示出根據(jù)本發(fā)明實施方式的顯示裝置的框圖。雖然為便于描述，在圖1中顯示裝置被描述成液晶顯示器，但是本發(fā)明實施方式不限于此。

參照圖1，根據(jù)實施方式的顯示裝置可包括像素部100、掃描驅(qū)動器110、數(shù)據(jù)驅(qū)動器120、時序控制器130和主系統(tǒng)140。

像素部100可表示液晶面板的有效顯示區(qū)。液晶面板可包括薄膜晶體管(TFT)襯底和濾色器襯底。在TFT襯底和濾色器襯底之間可形成有液晶層。在TFT襯底上可形成有數(shù)據(jù)線D和掃描線S，并且在由掃描線S和數(shù)據(jù)線D限定的(例如，由掃描線S和數(shù)據(jù)線D分割的)區(qū)中可設(shè)置有多個像素。

TFT可包括在像素中的每個中。TFT可響應(yīng)于來自掃描線S的掃描信號將經(jīng)由數(shù)據(jù)線D供應(yīng)的數(shù)據(jù)信號的電壓傳輸至液晶電容器Clc。為此，TFT的柵電極可聯(lián)接至掃描線S，并且其第一電極可聯(lián)接至數(shù)據(jù)線D。TFT的第二電極可聯(lián)接至液晶電容器Clc和存儲電容器SC。

第一電極可表示TFT的源電極和TFT的漏電極中的任一個。第二電極可表示與第一電極不同的電極。例如，如果第一電極被設(shè)定成漏電極，則第二電極可被設(shè)定成源電極，但不限于此。液晶電容器Clc是形成在TFT襯底上的像素電極與公共電極之間的液晶的等同表達。存儲電容器SC可保持傳輸至像素電極的數(shù)據(jù)信號的電壓長達一定量的時間，直到下一數(shù)據(jù)信號被供應(yīng)。

在濾色器襯底上可形成有黑矩陣、濾色片等。

公共電極可以諸如扭曲向列(TN)模式和垂直配向(VA)模式的垂直場驅(qū)動模式形成在濾色器襯底上。公共電極可以與像素電極一起以諸如平面轉(zhuǎn)換(IPS)模式和邊緣場轉(zhuǎn)換(FFS)模式的水平場驅(qū)動模式形成在TFT襯底上。公共電壓Vcom可供應(yīng)至公共電極。液晶面板的液晶模式不僅可實現(xiàn)為TN模式、VA模式、IPS模式和/或FFS模式，而且可實現(xiàn)為任何適當?shù)囊壕Ｊ健?/p>

數(shù)據(jù)驅(qū)動器120可通過將從時序控制器130輸入的圖像數(shù)據(jù)RGB轉(zhuǎn)變成正/負伽馬補償電壓來生成正/負模擬數(shù)據(jù)電壓。由數(shù)據(jù)驅(qū)動器120生成的正/負模擬數(shù)據(jù)電壓可作為數(shù)據(jù)信號供應(yīng)至數(shù)據(jù)線D。

掃描驅(qū)動器110可向掃描線S供應(yīng)掃描信號。例如，掃描驅(qū)動器110可按順序(例如，以順序的方式)將掃描信號供應(yīng)至掃描線S，但不限于此。當掃描信號已按順序供應(yīng)至掃描線S時，可按照水平行來選擇像素并且可向由掃描信號選擇的像素供應(yīng)數(shù)據(jù)信號。為此，掃描驅(qū)動器110可包括如圖2中所示連接至掃描線S中的每個的級ST。掃描驅(qū)動器110可以以非晶硅柵極驅(qū)動器(ASG)的形式安裝在液晶面板上。也就是說，掃描驅(qū)動器110可通過薄膜工藝安裝在TFT襯底上。另外，掃描驅(qū)動器110可安裝在液晶面板的兩側(cè)上，并且像素部100位于掃描驅(qū)動器110之間。

基于時序信號(諸如圖像數(shù)據(jù)RGB)、垂直同步信號Vsync、水平同步信號Hsync、數(shù)據(jù)使能信號DE和時鐘信號CLK，時序控制器130可將柵極控制信號供應(yīng)至掃描驅(qū)動器110并且可將數(shù)據(jù)控制信號供應(yīng)至數(shù)據(jù)驅(qū)動器120。

柵極控制信號可包括柵極啟動脈沖GSP、一個或多個柵極移位時鐘GSC、和/或其他類似信號。柵極啟動脈沖GSP可控制第一掃描信號的時序。柵極移位時鐘GSC可使柵極啟動脈沖GSP移位一個或多個時鐘周期。

數(shù)據(jù)控制信號可包括源極啟動脈沖SSP、源極采樣時鐘SSC、源極輸出使能信號SOE、極性控制信號POL、和/或其他類似信號。源極啟動脈沖SSP控制數(shù)據(jù)驅(qū)動器120的數(shù)據(jù)采樣的開始點。源極采樣時鐘SSC可根據(jù)上升沿或下降沿控制數(shù)據(jù)驅(qū)動器120的采樣操作。源極輸出使能信號SOE可控制數(shù)據(jù)驅(qū)動器120的輸出時序。極性控制信號POL可在j個(其中j是自然數(shù))水平周期循環(huán)上使從數(shù)據(jù)驅(qū)動器120輸出的數(shù)據(jù)信號的極性反轉(zhuǎn)。

主系統(tǒng)140可通過諸如低電壓差分信號(LVDS)和最小化傳輸差分信號(TMDS)的接口向時序控制器130供應(yīng)圖像數(shù)據(jù)RGB。另外，主系統(tǒng)140可將時序信號Vsync、Hsync、DE和CLK供應(yīng)至時序控制器130。

圖2是圖1中所示的掃描驅(qū)動器的示意圖。

參照圖2，掃描驅(qū)動器110可包括多個級ST1至STn。級ST1至STn中的每個可聯(lián)接至掃描線S1至Sn中的任一個，并且可響應(yīng)于柵極啟動脈沖GSP向掃描線S1至Sn供應(yīng)掃描信號。第i級STi(其中i是自然數(shù))可聯(lián)接至第i掃描線Si，并且可向第i掃描線Si供應(yīng)掃描信號。

級ST1至STn中的每個可作為柵極移位時鐘GSC被供應(yīng)有從時序控制器130供應(yīng)的時鐘信號CLK1和CLK2中的任一個。例如，奇數(shù)級ST1、ST3等可由第一時鐘信號CLK1驅(qū)動，并且偶數(shù)級ST2、ST4等可由第二時鐘信號CLK2驅(qū)動，但不限于此。

如圖5中所示，第一時鐘信號CLK1可以是方波信號，該方波信號如圖5中所示在高電平電壓與低電平電壓之間循環(huán)。第一時鐘信號CLK1的高電平電壓可設(shè)定成柵極導(dǎo)通電壓，并且其低電平電壓可設(shè)定成圖3中所示的第二截止電壓VSS2。

第二時鐘信號CLK2可以是在高電平電壓和低電平電壓之間循環(huán)的方波信號。第二時鐘信號CLK2的高電平電壓可設(shè)定成柵極導(dǎo)通電壓，并且其低電平電壓可設(shè)定成第二截止電壓VSS2。第二時鐘信號CLK2可設(shè)定成具有與第一時鐘信號CLK1的相位相反的相位。

雖然掃描驅(qū)動器110被描述成被供應(yīng)有兩個時鐘信號CLK1和CLK2，但是其不限于此。例如，掃描驅(qū)動器110可響應(yīng)于供應(yīng)至掃描線S1至Sn的掃描信號而供應(yīng)有兩個或更多個時鐘信號，但不限于此。

而且，即使圖2僅示出了n個級ST1至STn，但是本發(fā)明實施方式也不限于此。例如，掃描驅(qū)動器110可附加地包括多個虛擬級以生成由上一級生成的信號，但不限于此。

圖3是聯(lián)接至級的端子的示意圖。為便于說明，圖3中描繪了第i級STi。

參照圖3，第i級STi可包括第一輸入端子1121、第二輸入端子1122、第三輸入端子1123、第一輸出端子1124、第二輸出端子1125、第一功率輸入端子1126和第二功率輸入端子1127。

第一輸入端子1121可供應(yīng)有第一時鐘信號CLK1。

第二輸入端子1122可供應(yīng)有來自上一級STi-1的第(i-1)進位信號CRi-1。如果第i級STi是第一級，則柵極啟動脈沖GSP可供應(yīng)至第二輸入端子1122。

第三輸入端子1123可供應(yīng)有來自下一級STi+1的第(i+1)進位信號CRi+1。

第一輸出端子1124可將第i級STi的進位電壓CRi供應(yīng)至上一級STi-1和下一級STi+1。

第二輸出端子1125或Gout可將第i級STi的掃描信號SSi供應(yīng)至第i掃描線。

第一功率輸入端子1126可供應(yīng)有第一截止電壓VSS1，并且第二功率輸入端子1127可供應(yīng)有第二截止電壓VSS2。第二截止電壓VSS2可設(shè)定成比第一截止電壓VSS1低的電壓。另外，雖然第一截止電壓VSS1和第二截止電壓VSS2可用來使晶體管完全截止，但是它們不限于此。例如，第一截止電壓VSS1可供應(yīng)至第一功率輸入端子1126和第二功率輸入端子1127，但不限于此。

圖4示出根據(jù)圖3中所示的級的實施方式的電路。

參照圖4，根據(jù)實施方式的級STi可包括上拉部200、下拉部202、控制器204和輸出部206。

上拉部200可響應(yīng)于第(i-1)進位信號CRi-1控制第一節(jié)點Q1的電壓。為此，上拉部200可包括第一晶體管M1。

第一晶體管M1的第一電極和柵電極可聯(lián)接至第二輸入端子1122，并且第二電極可聯(lián)接至第一節(jié)點Q1。也就是說，第一晶體管M1可以以二極管的形式聯(lián)接(例如，被二極管連接)，并且可在第(i-1)進位信號CRi-1供應(yīng)至第二輸入端子1122時導(dǎo)通。

輸出部206可響應(yīng)于第一時鐘信號CLK1、第一節(jié)點Q1和第二節(jié)點Q2的電壓向第一輸出端子1124輸出進位信號CRi以及向第二輸出端子1125輸出掃描信號SSi。在一些示例中，輸出部206可包括第二晶體管M2至第六晶體管M6以及第二電容器C2。

第二晶體管M2的第一電極可聯(lián)接至第一輸入端子1121，并且第二電極可聯(lián)接至第一輸出端子1124。第二晶體管M2的柵電極可聯(lián)接至第一節(jié)點Q1。第二晶體管M2可通過響應(yīng)于第一節(jié)點Q1的電壓而導(dǎo)通和截止來控制第一輸入端子1121和第一輸出端子1124之間的連接。

第三晶體管M3的第一電極可聯(lián)接至第一輸出端子1124，并且第二電極可聯(lián)接至第二功率輸入端子1127。而且第三晶體管M3的柵電極可聯(lián)接至第二節(jié)點Q2。第三晶體管M3通過響應(yīng)于第二節(jié)點Q2的電壓而導(dǎo)通和截止來控制第一輸出端子1124和第二功率輸入端子1127之間的連接。

第四晶體管M4的第一電極可聯(lián)接至第一輸入端子1121，并且第二電極可聯(lián)接至第二輸出端子1125。第四晶體管M4的柵電極可聯(lián)接至第一節(jié)點Q1。第四晶體管M4可通過響應(yīng)于第一節(jié)點Q1的電壓而導(dǎo)通和截止來控制第一輸入端子1121和第二輸出端子1125之間的連接。

第五晶體管M5的第一電極可聯(lián)接至第二輸出端子1125，并且第二電極可聯(lián)接至第一功率輸入端子1126。而且第五晶體管M5的柵電極可聯(lián)接至第二節(jié)點Q2。第五晶體管M5可通過響應(yīng)于第二節(jié)點Q2的電壓而導(dǎo)通和截止來控制第二輸出端子1125和第一功率輸入端子1126之間的連接。

第六晶體管M6的第一電極可聯(lián)接至第二輸出端子1125，并且第二電極可聯(lián)接至第一功率輸入端子1126。而且第六晶體管M6的柵電極可聯(lián)接至第三輸入端子1123。第六晶體管M6可通過在第(i+1)進位信號CRi+1被供應(yīng)時導(dǎo)通來電聯(lián)接第二輸出端子1125和第一功率輸入端子1126。

第二電容器C2可聯(lián)接在第一節(jié)點Q1和第二輸出端子1125之間。第二電容器C2可用作升壓電容器。也就是說，第二電容器C2在第四晶體管M4導(dǎo)通時響應(yīng)于第二輸出端子1125的電壓升高使第一節(jié)點Q1的電壓升高，并因此，第四晶體管M4可以穩(wěn)定的方式保持導(dǎo)通狀態(tài)。

控制器204可響應(yīng)于供應(yīng)至第一輸入端子1121的第一時鐘信號CLK1控制第二節(jié)點Q2的電壓。為此，控制器204可包括第七晶體管M7至第十晶體管M10。

第七晶體管M7的第一電極和柵電極可聯(lián)接至第一輸入端子1121，并且第二電極可聯(lián)接至第八晶體管M8的第一電極和第九晶體管M9的柵電極。第七晶體管M7可以二極管的形式聯(lián)接(例如，被二極管連接)，并且在第一時鐘信號CLK1供應(yīng)至第一輸入端子1121時導(dǎo)通。

第八晶體管M8的第一電極可聯(lián)接至第七晶體管M7的第二電極，并且第二電極可聯(lián)接至第二功率輸入端子1127。此外，第八晶體管M8的柵電極可聯(lián)接至第一輸出端子1124。第八晶體管M8可在進位信號CRi供應(yīng)至第一輸出端子1124時導(dǎo)通。

第九晶體管M9的第一電極可聯(lián)接至第一輸入端子1121，并且第二電極可聯(lián)接至第二節(jié)點Q2。第九晶體管M9的柵電極可聯(lián)接至第七晶體管M7的第二電極。第九晶體管M9可通過響應(yīng)于從第七晶體管M7供應(yīng)的電壓而導(dǎo)通和截止來控制第一輸入端子1121和第二節(jié)點Q2之間的連接。

第十晶體管M10的第一電極可聯(lián)接至第二節(jié)點Q2，并且第二電極可聯(lián)接至第二功率輸入端子1127。第十晶體管M10的柵電極可聯(lián)接至第一輸出端子1124。第十晶體管M10可在進位信號CRi供應(yīng)至第一輸出端子1124時導(dǎo)通。

下拉部202可響應(yīng)于第二節(jié)點Q2的電壓和供應(yīng)至第三輸入端子1123的第(i+1)進位信號CRi+1來控制第一節(jié)點Q1和第一輸出端子1124的電壓。在一些示例中，下拉部202可包括第十一晶體管M11至第十五晶體管M15以及第一電容器C1。

第十一晶體管M11和第十二晶體管M12可串聯(lián)聯(lián)接在第一節(jié)點Q1和第二功率輸入端子1127之間。第十一晶體管M11和第十二晶體管M12的柵電極可聯(lián)接至第三輸入端子1123。第十一晶體管M11和第十二晶體管M12可通過在第(i+1)進位信號CRi+1被供應(yīng)時導(dǎo)通來電聯(lián)接第一節(jié)點Q1和第二功率輸入端子1127。另外，因為晶體管M11和M12串聯(lián)聯(lián)接在第一節(jié)點Q1和第二功率輸入端子1127之間，所以第一節(jié)點Q1和第二功率輸入端子1127之間的電壓可被劃分，從而增加產(chǎn)品壽命。

第十三晶體管M13和第十四晶體管M14可串聯(lián)聯(lián)接在第一節(jié)點Q1和第二功率輸入端子1127之間。第十三晶體管M13和第十四晶體管M14的柵電極可聯(lián)接至第二節(jié)點Q2。第十三晶體管M13和第十四晶體管M14通過響應(yīng)于第二節(jié)點Q2的電壓而導(dǎo)通和截止來控制第一節(jié)點Q1和第二功率輸入端子1127之間的電連接。另外，晶體管M13和M14可串聯(lián)聯(lián)接在第一節(jié)點Q1和第二功率輸入端子1127之間。因此，第一節(jié)點Q1和第二功率輸入端子1127之間的電壓可被劃分，從而增加產(chǎn)品壽命。

第十五晶體管M15的第一電極可聯(lián)接至第一輸出端子1124，并且第二電極可聯(lián)接至第二功率輸入端子1127。第十五晶體管M15的柵電極可聯(lián)接至第三輸入端子1123。第十五晶體管M15可通過在第(i+1)進位信號CRi+1被供應(yīng)時導(dǎo)通來電聯(lián)接第一輸出端子1124和第二功率輸入端子1127。

第一電容器C1的第一電極可聯(lián)接至第一節(jié)點Q1，并且第二電極可聯(lián)接至第三輸入端子1123。第一電容器C1可使在第一節(jié)點Q1處的電壓下降延遲(即，降低電壓下降的速率)，并因此，可減少第一輸出端子1124和第二輸出端子1125的電壓的下降時間。因此，第一晶體管M1上的壓力可通過使第一電容器C1的第一節(jié)點Q1的電壓升高降低或最小化而被減小或被最小化。下文中將提供與此有關(guān)的更詳細的描述。

圖5是示出圖4中所示的分級電路的驅(qū)動方法的波形圖。在下文中，供應(yīng)時鐘信號和進位信號可表示提供柵極導(dǎo)通電壓，并且停止時鐘信號和進位信號的供應(yīng)可表示提供柵極截止電壓。

參照圖5，首先，在第一周期T1期間，第(i-1)進位信號CRi-1可供應(yīng)至第二輸入端子1122。當?shù)?i-1)進位信號CRi-1被供應(yīng)時，第一晶體管M1可導(dǎo)通。當?shù)谝痪w管M1導(dǎo)通時，第(i-1)進位信號CRi-1可供應(yīng)至第一節(jié)點Q1。

當?shù)?i-1)進位信號CRi-1供應(yīng)至第一節(jié)點Q1時，第二晶體管M2和第四晶體管M4可導(dǎo)通。當?shù)诙w管M2和第四晶體管M4導(dǎo)通時，第一輸出端子1124和第二輸出端子1125可電聯(lián)接至第一輸入端子1121。

在第二周期T2期間，第一時鐘信號CLK1可供應(yīng)至第一輸入端子1121。因為第二晶體管M2和第四晶體管M4設(shè)定成導(dǎo)通，所以供應(yīng)至第一輸入端子1121的第一時鐘信號CLK1可供應(yīng)至第一輸出端子1124和第二輸出端子1125。供應(yīng)至第一輸出端子1124的第一時鐘信號CLK1可作為第i進位信號CRi供應(yīng)至上一級和下一級。供應(yīng)至第二輸出端子1125的第一時鐘信號CLK1可作為掃描信號SSi供應(yīng)至掃描線Si。

在另一方面，在第二周期T2期間，第一節(jié)點Q1的電壓由于第二電容器C2的升壓可升高到比第一時鐘信號CLK1高的電壓，并因此，第二晶體管M2和第四晶體管M4可以以穩(wěn)定的方式保持導(dǎo)通狀態(tài)。另外，第一節(jié)點Q1的在第二周期T2期間升高的電壓可通過第二電容器C2和第一電容器C1的比確定。也就是說，如果第一電容器C1聯(lián)接至第一節(jié)點Q1，則第一節(jié)點Q1的電壓升高可減少。

如果第一節(jié)點Q1的電壓升高減少，則在第一晶體管M1的兩端上的電壓之間的差值，即第二輸入端子1122的電壓與第一節(jié)點Q1的電壓之間的差值可減小或被最小化。如果第一晶體管M1的兩端的電壓之間的電壓差值減小，則施加至第一晶體管M1的壓力可減小或被最小化，從而保證操作的可靠性。此外，如果第一晶體管M1的兩端的電壓之間的電壓差值減小，則第一晶體管M1的安裝面積可減小。

另外，第八晶體管M8和第十晶體管M10可通過在第二周期T2期間供應(yīng)至第一輸出端子1124的第i進位信號CRi而導(dǎo)通。當?shù)诎司w管M8導(dǎo)通時，第二截止電壓VSS2可供應(yīng)至第九晶體管M9的柵電極。如果第十晶體管M10導(dǎo)通時，則第二截止電壓VSS2可供應(yīng)至第二節(jié)點Q2。因此，在第二周期T2期間，第二節(jié)點Q2可設(shè)定到第二截止電壓VSS2，并因此，第三晶體管M3可保持截止狀態(tài)。

在另一方面，在第二周期T2期間，當?shù)谝粫r鐘信號CLK1供應(yīng)至第一輸入端子1121時，第七晶體管M7可導(dǎo)通。第七晶體管M7可以以二極管的形式聯(lián)接(例如，被二極管連接)。因此，如果第七晶體管M7和第八晶體管M8具有類似的溝道寬度，則第九晶體管M9的柵電極電壓可降低到第二截止電壓VSS2。而且，即使當?shù)诰啪w管M9導(dǎo)通時，由于第十晶體管M10，第二節(jié)點Q2也可以以穩(wěn)定的方式保持第二截止電壓VSS2。

在第三周期T3期間，第(i+1)進位信號CRi+1可供應(yīng)至第三輸入端子1123。當?shù)?i+1)進位信號CRi+1供應(yīng)至第三輸入端子1123時，第六晶體管M6、第十一晶體管M11、第十二晶體管M12和第十五晶體管M15可導(dǎo)通。

如果第六晶體管M6導(dǎo)通，則第一截止電壓VSS1可從第一功率輸入端子1126供應(yīng)至第二輸出端子1125。當?shù)谑寰w管M15導(dǎo)通時，第二截止電壓VSS2可從第二功率輸入端子1127供應(yīng)至第一輸出端子1124。

當?shù)谑痪w管M11和第十二晶體管M12導(dǎo)通時，第二截止電壓VSS2可供應(yīng)至第一節(jié)點Q1。當?shù)诙刂闺妷篤SS2供應(yīng)至第一節(jié)點Q1時，第二晶體管M2和第四晶體管M4可截止。第二截止電壓VSS2可供應(yīng)至第四晶體管M4的柵電極，并且比第二截止電壓VSS2高的第一截止電壓VSS1可供應(yīng)至第二電極。因此，在第三周期T3期間，第四晶體管M4可截止。

另外，在第三周期T3期間，由于第一電容器C1和第二電容器C2，在第一節(jié)點Q1處的電壓的下降時間可增加。也就是說，在第三周期T3期間，如圖6中所示，在第一節(jié)點Q1處的電壓可在一定量的時間內(nèi)下降(由圖6中的“A”所指示)。

當在第一節(jié)點Q1處的電壓的下降時間增加時，第四晶體管M4導(dǎo)通的時間的量增加，并因此，由施加至第二輸出端子1125的電壓引起的電流可同步地(例如，同時地)經(jīng)由第六晶體管M6供應(yīng)至第一功率輸入端子1126以及經(jīng)由第四晶體管M4供應(yīng)至第一輸入端子1121。也就是說，第二輸出端子1125的電壓可使用第一功率輸入端子1126和第一輸入端子1121在第三周期T3期間降低。

在這種情況中，第二輸出端子1125的電壓可快速降低，并因此，可提高操作的可靠性。此外，可使第六晶體管M6的安裝面積減小或最小化。

更詳細地，第六晶體管M6可以是使第二輸出端子1125的電壓下降的晶體管，并因此，其必須形成有大的安裝面積。然而，如在實施方式中，除第六晶體管M6以外，如果使用第四晶體管M4使第二輸出端子1125的電壓下降，則使第六晶體管M6的安裝面積減小或最小化(例如，第六晶體管的安裝面積可減小或被最小化)是可期望的。

類似地，當?shù)谝还?jié)點Q1的下降時間增加時，第二晶體管M2的導(dǎo)通時間可增加，并因此，由施加至第一輸出端子1124的電壓引起的電流可同步地(例如，同時地)經(jīng)由第十五晶體管M15供應(yīng)至第二功率輸入端子1127和經(jīng)由第二晶體管M2供應(yīng)至第一輸入端子1121。

在這種情況中，第一輸出端子1124的電壓可快速降低，并因此，可提高操作的可靠性。此外，可使第十五晶體管M15的安裝面積減小或最小化。

在第四周期T4期間，第一時鐘信號CLK1可供應(yīng)至第一輸入端子1121。當?shù)谝粫r鐘信號CLK1供應(yīng)至第一輸入端子1121時，第七晶體管M7和第九晶體管M9可導(dǎo)通。當?shù)诰啪w管M9導(dǎo)通時，第一時鐘信號CLK1的電壓可供應(yīng)至第二節(jié)點Q2。

當?shù)谝粫r鐘信號CLK1供應(yīng)至第二節(jié)點Q2時，第三晶體管M3、第五晶體管M5、第十三晶體管M13和第十四晶體管M14可導(dǎo)通。

當?shù)谌w管M3導(dǎo)通時，第二截止電壓VSS2可供應(yīng)至第一輸出端子1124。當?shù)谖寰w管M5導(dǎo)通時，第一截止電壓VSS1可供應(yīng)至第二輸出端子1125。當?shù)谑w管M13和第十四晶體管M14導(dǎo)通時，第二截止電壓VSS2可供應(yīng)至第一節(jié)點Q1。當?shù)诙刂闺妷篤SS2供應(yīng)至第一節(jié)點Q1時，第二晶體管M2和第四晶體管M4可截止。

事實上，級中的每個可響應(yīng)于第一周期T1至第四周期T4輸出掃描信號和進位信號。

圖7示出根據(jù)本發(fā)明實施方式的仿真的結(jié)果。在圖7中，標記“傳統(tǒng)”可表示在圖4中移除第一晶體管C1后的分級電路。

參照圖7，在第二周期T2期間，實施方式中的第一節(jié)點Q1的電壓可設(shè)定成比在傳統(tǒng)裝置中的第一節(jié)點Q1的電壓低。第一節(jié)點Q1的電壓升高的量可通過第一電容器C1和第二電容器C2減小，并因此，可使施加至第一晶體管M1的壓力減小或最小化。在這種情況中，第一晶體管M1的安裝面積可減小或被最小化。

而且，在實施方式中，在第三周期T3期間，第一節(jié)點Q1的電壓的下降時間與傳統(tǒng)裝置中的相比可增加，并因此，第二輸出端子1125的電壓可快速下降。

另外，第i級STi可由第一時鐘信號CLK1驅(qū)動，并且包括在第i級STi中的第一電容器C1可由第二時鐘信號CLK2驅(qū)動。這里，因為第一時鐘信號CLK1和第二時鐘信號CLK2具有相反的相位(例如，相差180°的相位)，所以可使可能出現(xiàn)在第二輸出端子1125中的毛刺噪聲減少或最小化。

圖8示出根據(jù)圖3中所示的級的實施方式的電路。在描述圖8時，與圖4相同配置的附圖標記與圖4中所使用的那些附圖標記相同，并且下文可不重復(fù)其描述。

參照圖8，在實施方式中，第一電容器C1的第一電極可聯(lián)接至第一節(jié)點Q1，并且第二電極可聯(lián)接至下一級STi+1的第二輸出端子1125。

下一級STi+1的第二輸出端子1125輸出的信號可以是與下一級STi+1的進位信號CRi+1相同的信號。因此，操作與圖4中的操作基本上相同，并且可不重復(fù)其詳細描述。

另外，為便于說明，將晶體管為描繪NMOS。然而，本發(fā)明實施方式不限于此。例如，晶體管可由PMOS形成。

將理解的是，雖然措辭“第一”、“第二”、“第三”等可在本文中用于描述多種元件、部件、區(qū)域、層和/或段，但是這些元件、部件、區(qū)域、層和/或段不應(yīng)受這些措辭限制。這些措辭用于將一個元件、部件、區(qū)域、層或段與另一元件、部件、區(qū)域、層或段區(qū)分開。因此，在不背離本發(fā)明構(gòu)思的精神和范圍的情況下，下文所論述的第一元件、第一部件、第一區(qū)域、第一層或第一段可被稱為第二元件、第二部件、第二區(qū)域、第二層或第二段。

另外，還將理解的是，當層被稱為在兩個元件“之間”時，其可以是該兩個元件之間唯一的元件，或者還可存在一個或多個介于其間的元件。

本文中所使用的術(shù)語用于描述具體實施方式的目的，且不旨在限制本發(fā)明構(gòu)思。除非上下文另外清楚地表明，否則如本文中所使用的單數(shù)形式“一(a)”和“一(an)”旨在也包括復(fù)數(shù)形式。還將理解的是，當在本說明書中使用時，措辭“包括(include)”、“包括有(including)”、“包含(comprises)”和/或“包含有(comprising)”指定所述的特征、整體、步驟、操作、元件和/或部件的存在，但是不排除一個或多個其它特征、整體、步驟、操作、元件、部件和/或它們的集合的存在和添加。如本文中所使用的，措辭“和/或”包括相關(guān)的所列項中的一個或多個的任何和所有組合。當諸如“……中的至少一個(at least one of)”的表達在元件的列表之后時，修飾元件的整個列表，并不修飾列表中的單個元件。而且，當描述本發(fā)明構(gòu)思的實施方式時，“可以”的使用表示“本發(fā)明構(gòu)思的一個或多個實施方式”。此外，措辭“示例性的”旨在表示示例或圖例。

將理解的是，當元件或?qū)颖环Q為“在”另一元件或?qū)印吧稀?、“連接至”、“聯(lián)接至”另一元件或?qū)印⒒蚺c另一元件或?qū)印跋噜彙睍r，其可直接在另一元件或?qū)由稀⒅苯舆B接或聯(lián)接至另一元件或?qū)?、或直接與另一元件或?qū)酉噜?，或者可存在一個或多個介于其間的元件或?qū)?。當元件或?qū)颖环Q為“直接在”另一元件或?qū)印吧稀?、“直接連接至”、“直接聯(lián)接至”另一元件或?qū)?、或者與另一元件或?qū)印爸苯酉噜彙睍r，不存在介于其間的元件或?qū)印?/p>

如本文中使用的，措辭“基本上”、“約”和類似的措辭用作近似的措辭，并非用作程度的措辭，并且旨在考慮將由本領(lǐng)域普通技術(shù)人員辨識的測量值或計算值上的固有偏差。

如在本文中使用的，措辭“使用(use)”、“使用(using)”和“被使用(used)”可認為分別與措辭“利用(utilize)”、“利用(utilizing)”和“被利用(utilized)”同義。

根據(jù)本文中所描述的本發(fā)明實施方式的分級電路和掃描驅(qū)動器和/或任何其它相關(guān)的裝置或部件(共同稱為“電路”)可利用任何適當?shù)挠布?、固?例如，專用集成電路)、軟件、或者軟件、固件和硬件的適當組合實現(xiàn)。例如，電路的各種部件可形成在一個集成電路(IC)芯片上或單獨的IC芯片上。而且，電路的各種部件可實現(xiàn)在柔性印制電路膜、帶載封裝(TCP)、印刷電路板(PCB)上，或可形成在同一襯底上。而且，電路的各種部件可以是在一個或多個計算裝置中的一個或多個處理器上運行的程序或進程，一個或多個計算裝置執(zhí)行計算機程序指令并且與用于執(zhí)行本文中所描述的各種功能的其它系統(tǒng)部件相互作用。計算機程序指令存儲在存儲器中，存儲器可在計算裝置中使用如隨機存取存儲器(RAM)的標準存儲裝置實現(xiàn)。計算機程序指令還可存儲在其它非暫時性計算機可讀介質(zhì)中，諸如CD-ROM、閃盤驅(qū)動器等。此外，本領(lǐng)域技術(shù)人員應(yīng)認識到的是，各種計算裝置的功能可以結(jié)合或整合到一個計算裝置中，或者特定計算裝置的功能可跨一個或多個其它計算裝置分布，而不脫離本發(fā)明的示例性實施方式的范圍。

在本文中公開了示例性實施方式，并且，雖然采用了專業(yè)術(shù)語，但是它們僅以一般性和描述性的含義使用和解釋，且不是為了限制的目的。在一些情況中，如將對本申請?zhí)峤粫r的本領(lǐng)域普通技術(shù)人員顯而易見的是，除非另外明確指示，否則結(jié)合具體實施方式所描述的特征、特性和/或元件可單獨使用，或者可以和結(jié)合其它實施方式所描述的特征、特性和/或元件組合使用。相應(yīng)地，本領(lǐng)域技術(shù)人員將理解的是，在不背離如所附權(quán)利要求及其等同中闡述的本發(fā)明的精神和范圍的情況下，可以做出形式和細節(jié)上的各種改變。