Cmos柵極驅(qū)動(dòng)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示器技術(shù)領(lǐng)域，尤其涉及一種CMOS柵極驅(qū)動(dòng)電路。
【背景技術(shù)】
[0002]液晶顯示器(Liquid Crystal Display，LCD)具有機(jī)身薄、省電、無(wú)福射等眾多優(yōu)點(diǎn)，得到了廣泛的應(yīng)用。如:液晶電視、移動(dòng)電話、個(gè)人數(shù)字助理(PDA)、數(shù)字相機(jī)、計(jì)算機(jī)屏幕或筆記本電腦屏幕等，在平板顯示領(lǐng)域中占主導(dǎo)地位。
[0003]現(xiàn)有市場(chǎng)上的液晶顯示器大部分為背光型液晶顯示器，其包括液晶顯示面板及背光模組(backlight module) ο液晶顯示面板的工作原理是在薄膜晶體管陣列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)與彩色濾光片基板(ColorFilter, CF)之間灌入液晶分子，并在兩片基板上施加驅(qū)動(dòng)電壓來(lái)控制液晶分子的旋轉(zhuǎn)方向，以將背光模組的光線折射出來(lái)產(chǎn)生畫面。
[0004]主動(dòng)式液晶顯示器中，每個(gè)像素電性連接一個(gè)薄膜晶體管(TFT)，薄膜晶體管的柵極(Gate)連接至水平掃描線，漏極(Drain)連接至垂直方向的數(shù)據(jù)線，源極(Source)則連接至像素電極。在水平掃描線上施加足夠的電壓，會(huì)使得電性連接至該條水平掃描線上的所有TFT打開(kāi)，從而數(shù)據(jù)線上的信號(hào)電壓能夠?qū)懭胂袼?，控制不同液晶的透光度進(jìn)而達(dá)到控制色彩與亮度的效果。目前主動(dòng)式液晶顯示面板水平掃描線的驅(qū)動(dòng)主要由外接的集成電路板(Integrated Circuit，IC)來(lái)完成，外接的IC可以控制各級(jí)水平掃描線的逐級(jí)充電和放電。而GOA技術(shù)(Gate Driver on Array)即陣列基板行驅(qū)動(dòng)技術(shù)，可以運(yùn)用液晶顯示面板的原有陣列制程將水平掃描線的驅(qū)動(dòng)電路制作在顯示區(qū)周圍的基板上，使之能替代外接IC來(lái)完成水平掃描線的驅(qū)動(dòng)。GOA技術(shù)能減少外接IC的焊接(bonding)工序，有機(jī)會(huì)提升產(chǎn)能并降低產(chǎn)品成本，而且可以使液晶顯示面板更適合制作窄邊框或無(wú)邊框的顯示產(chǎn)品。
[0005]現(xiàn)有的采用GOA技術(shù)的CMOS柵極驅(qū)動(dòng)電路的主要架構(gòu)有正反向掃描模塊、輸出模塊、信號(hào)傳遞模塊和鎖存模塊。GOA電路的寬度是影響屏幕邊框(border)寬度的主要因素，而現(xiàn)有的采用GOA技術(shù)的CMOS柵極驅(qū)動(dòng)電路通常采用傳輸門電路實(shí)現(xiàn)正反向掃描，級(jí)傳效率較低，級(jí)傳的時(shí)序延遲較長(zhǎng)，功耗也較高，且各個(gè)模塊的功能單一，不利于減小屏幕邊框的寬度。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種CMOS柵極驅(qū)動(dòng)電路，能夠?qū)崿F(xiàn)正反向掃描，保證GOA功能的穩(wěn)定性和掃描電壓信號(hào)的順利輸出，提高級(jí)傳效率，有效降低級(jí)傳的時(shí)序延遲；同時(shí)，能夠?qū)崿F(xiàn)電路模塊的多功能化，減小屏幕邊框的寬度，降低功耗，尤其適用于窄邊框或無(wú)邊框的液晶顯示器。
[0007]為實(shí)現(xiàn)上述目的，本發(fā)明提供一種CMOS柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的多個(gè)移位寄存單元，設(shè)η為正整數(shù)，除第一級(jí)與最后一級(jí)移位寄存單元以外，第η級(jí)移位寄存單元包括:正反向掃描模塊、與所述正反向掃描模塊電性連接的鎖存模塊、及與所述鎖存模塊電性連接的輸出模塊；
[0008]所述正反向掃描模塊包括:第一模塊及第二模塊，所述第一模塊在正向掃描時(shí)為下傳模塊，反向掃描時(shí)為下拉模塊；所述第二模塊在正向掃描是為下拉模塊，反向掃描時(shí)為下傳模塊；
[0009]所述第一模塊包括:第一與非門，所述第一與非門的兩輸入端分別電性連接于正向掃描電平信號(hào)和上一級(jí)移位寄存單元輸出的級(jí)傳信號(hào)，輸出端電性連接于第三節(jié)點(diǎn)；第一N型薄膜晶體管，所述第一 N型薄膜晶體管的柵極電性連接于上一級(jí)移位寄存單元輸出的掃描電壓信號(hào)，源極電性連接于第三節(jié)點(diǎn)，漏極電性連接于第一節(jié)點(diǎn)；
[0010]所述第二模塊包括:第二與非門，所述第二與非門的兩輸入端分別電性連接于反向掃描電平信號(hào)和下一級(jí)移位寄存單元輸出的級(jí)傳信號(hào)，輸出端電性連接于第四節(jié)點(diǎn)；第二N型薄膜晶體管，所述第二 N型薄膜晶體管的柵極電性連接于下一級(jí)移位寄存單元輸出的掃描電壓信號(hào)，源極電性連接于第四節(jié)點(diǎn)，漏極電性連接于第一節(jié)點(diǎn)。
[0011]正向掃描時(shí)，所述正向掃描電平信號(hào)為高電位，所述反向掃描電平信號(hào)為低電位；
[0012]反向掃描時(shí)，所述正向掃描電平信號(hào)為低電位，所述反向掃描電平信號(hào)為高電位。
[0013]所述鎖存模塊包括:第五P型薄膜晶體管，所述第五P型薄膜晶體管的柵極電性連接于復(fù)位信號(hào)，源極電性連接于恒壓高電位，漏極電性連接于第一節(jié)點(diǎn)；第一反相器，所述第一反相器的輸入端電性連接于第一節(jié)點(diǎn)，輸出端電性連接于級(jí)傳信號(hào)及第三與非門的一輸入端；第三與非門，所述第三與非門的兩輸入端分別電性連接于時(shí)序信號(hào)及第一反相器的輸出端，輸出端電性連接于第二節(jié)點(diǎn)；電容，所述電容的一端電性連接于第一節(jié)點(diǎn)，另一端電性連接于恒定高電壓；
[0014]所述輸出模塊包括:第四與非門，所述第四與非門的兩輸入端分別電性連接于第二節(jié)點(diǎn)及復(fù)位信號(hào)，輸出端電性連接于第二反相器的輸入端；第二反相器，所述第二反相器的輸入端電性連接于第四與非門的輸出端，輸出端電性連接于第三反相器的輸入端；第三反相器，所述第三反相器的輸入端電性連接于第二反相器的輸出端，輸出端電性連接于掃描電壓信號(hào)。
[0015]所述CMOS柵極驅(qū)動(dòng)電路的第一級(jí)連接關(guān)系中，所述第一 N型薄膜晶體管的柵極電性連接于啟動(dòng)信號(hào)，第一與非門的兩輸入端分別電性連接于啟動(dòng)信號(hào)與正向掃描電平信號(hào)；所述CMOS柵極驅(qū)動(dòng)電路的最后一級(jí)連接關(guān)系中，所述第二 N型薄膜晶體管的柵極電性連接于啟動(dòng)信號(hào)，第二與非門的兩輸入端分別電性連接于啟動(dòng)信號(hào)與反向掃描電平信號(hào)。
[0016]所述第一模塊還包括:第三N型薄膜晶體管，所述第三N型薄膜晶體管的柵極電性連接于上一級(jí)移位寄存單元輸出的掃描電壓信號(hào)，源極電性連接于第一 N型薄膜晶體管的漏極，漏極電性連接于第一節(jié)點(diǎn)；
[0017]所述第二模塊還包括:第四N型薄膜晶體管，所述第四N型薄膜晶體管的柵極電性連接于下一級(jí)移位寄存單元輸出的掃描電壓信號(hào)，源極電性連接于第二 N型薄膜晶體管的漏極，漏極電性連接于第一節(jié)點(diǎn)。
[0018]所述CMOS柵極驅(qū)動(dòng)電路的第一級(jí)連接關(guān)系中，所述第一、三N型薄膜晶體管的柵極電性連接于啟動(dòng)信號(hào)，第一與非門的兩輸入端分別電性連接于啟動(dòng)信號(hào)與正向掃描電平信號(hào)；所述CMOS柵極驅(qū)動(dòng)電路的最后一級(jí)連接關(guān)系中，所述第二、四N型薄膜晶體管的柵極電性連接于啟動(dòng)信號(hào)，第二與非門的兩輸入端分別電性連接于啟動(dòng)信號(hào)與反向掃描電平信號(hào)。
[0019]所述鎖存模塊包括:第五P型薄膜晶體管，所述第五P型薄膜晶體管的柵極電性連接于復(fù)位信號(hào)，源極電性連接于恒壓高電位，漏極電性連接于第一節(jié)點(diǎn)；第一反相器，所述第一反相器的輸入端電性連接于第一節(jié)點(diǎn)，輸出端電性連接于級(jí)傳信號(hào)及第三與非門的一輸入端；第三與非門，所述第三與非門的兩輸入端分別電性連接于時(shí)序信號(hào)及第一反相器的輸出端，輸出端電性連接于第二節(jié)點(diǎn)；電容，所述電容的一端電性連接于第一節(jié)點(diǎn)，另一端電性連接于恒定高電壓；
[0020]所述輸出模塊包括:第四與非門，所述第四與非門的兩輸入端分別電性連接于第二節(jié)點(diǎn)及復(fù)位信號(hào)，輸出端電性連接于第二反相器的輸入端；第二反相器，所述第二反相器的輸入端電性連接于第四與非門的輸出端，輸出端電性連接于第三反相器的輸入端；第三反相器，所述第三反相器的輸入端電性連接于第二反相器的輸出端，輸出端電性連接于掃描電壓信號(hào)。
[0021]所述鎖存模塊包括:第五P型薄膜晶體管，所述第五P型薄膜晶體管的柵極電性連接于復(fù)位信號(hào)，源極電性連接于恒壓高電位，漏極電性連接于第一節(jié)點(diǎn)；第一反相器，所述第一反相器的輸入端電性連接于第一節(jié)點(diǎn)，輸出端電性連接于級(jí)傳信號(hào)及傳輸門的N型薄膜晶體管的柵極；傳輸門，包括一 N型薄膜晶體管及一 P型薄膜晶體管，所述N型薄膜晶管的柵極電性連接于第一反相器的輸出端及第四反相器的輸入端，源極電性連接于所述P型薄膜晶體管的源極及時(shí)序信號(hào)，漏極電性連接于P型薄膜晶體管的漏極及第二反相器的輸入端，所述P型薄膜晶體管的柵極電性連接于第四反相器的輸出端第六P型薄膜晶體管的柵極，源極電性連接于N型薄膜晶體管的源極及時(shí)序信號(hào)，漏極電性連接于N型薄膜晶體管的漏極及第二反相器的輸入端；電容，所述電容的一端電性連接于第一節(jié)點(diǎn)，另一端電性連接于恒定高電壓；
[0022]所述輸出模塊包括:第六P型薄膜晶體管，所述第六P型薄膜晶體管的柵極電性連接于第四反相器的輸出端及傳輸門的P型薄膜晶體管的柵極，源極電性連接恒壓低電位，漏極電性連接于第七N型薄膜晶體管的源極；第七N型薄膜晶體管，所述第七N型薄膜晶體管的柵極電性連接于復(fù)位信號(hào)及第八P型薄膜晶體管的柵極，源極電性連接于第六P型薄膜晶體管的漏極，漏極電性連接于第八P型薄膜晶體管的源極及第二反相器的輸入端；第八P型薄膜晶體管，所述第八P型薄膜晶體管的柵極電性連接于復(fù)位信號(hào)及第七N型薄膜晶體管的柵極，源極電性連接于第七N型薄膜晶體管的漏極及第二反相器的輸入端，漏極電性連接于恒壓高電位；第二反相器，所述第二反相器的輸入端電性連接于第七N型薄膜晶體管的漏極及傳輸門的P型薄膜晶體管的漏極，輸出端電性連接于第三反相器的輸入端；第三反相器，所述第三反相器的輸入端電性連接于第二反相器的輸出端，輸出端電性連接于掃描電壓信號(hào)。
[0023]所述鎖存模塊包括:第五P型薄膜晶體管，所述第五P型薄膜晶體管的柵極電性連接于復(fù)位信號(hào)，源極電性連接于恒壓高電位，漏極電性連接于第一節(jié)點(diǎn)；第一反相器，所述第一反相器的輸入端電性連接于第一節(jié)點(diǎn)，輸出端電性連接于級(jí)傳信號(hào)及傳輸門的N型薄膜晶體管的柵極；傳輸門，包括一 N型薄膜晶體管及一 P型薄膜晶體管，所述N型薄膜晶管的柵極電性連接于第一反相器的輸出端及第四反相器的輸入端，源極電性連接于所述P型薄膜晶體管的源極及時(shí)序信號(hào)，漏極電性連接于P型薄膜晶體管的漏極及第五反相器的輸入