移位寄存器單元及其驅(qū)動方法、柵極驅(qū)動電路和顯示裝置的制造方法
【技術(shù)領域】
[0001]本發(fā)明屬于顯示技術(shù)領域，具體涉及一種移位寄存器單元及其驅(qū)動方法、柵極驅(qū)動電路和顯示裝置。
【背景技術(shù)】
[0002]傳統(tǒng)顯示裝置的驅(qū)動方式是利用外部驅(qū)動芯片來驅(qū)動顯示面板上的像素以顯示影像，為了減少元件數(shù)目并降低制造成本，近年來將驅(qū)動電路的結(jié)構(gòu)直接制作于顯示面板上已成為主流技術(shù)，例如應用將柵極驅(qū)動電路整合于液晶面板(Gate On Array，簡稱GOA)的技術(shù)。
[0003]目前，驅(qū)動電路通常采用交流信號驅(qū)動，不可避免的存在一定的信號延遲效應，還增大了驅(qū)動電路的功耗，減小了驅(qū)動能力，難以適用大尺寸液晶顯示裝置。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在的上述不足，提供一種移位寄存器單元及其驅(qū)動方法、柵極驅(qū)動電路和顯示裝置，其使用直流電壓做主晶體管的輸入信號，輸出穩(wěn)定且驅(qū)動能力強，可大大降低電路在上拉階段和下拉階段的功耗。
[0005]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是該移位寄存器單元，包括輸入模塊、下拉控制模塊、下拉模塊、上拉模塊和復位模塊，其中:
[0006]所述輸入模塊，與所述上拉模塊連接，用于根據(jù)第一直流電壓信號以及開啟信號向所述上拉模塊輸出上拉控制信號；
[0007]所述上拉模塊，用于根據(jù)第二直流電壓信號和時鐘信號，通過第一輸出端輸出本級移位寄存信號，通過第二輸出端輸出下一級所述移位寄存器單元的開啟信號；
[0008]所述下拉控制模塊，與所述下拉模塊和所述上拉模塊連接，用于根據(jù)第二直流電壓信號、第三直流電壓信號和時鐘信號，向所述下拉模塊輸出下拉控制信號；
[0009]所述下拉模塊，與所述上拉模塊連接，用于向所述上拉模塊輸出所述第一輸出端、所述第二輸出端和上拉點的下拉信號；
[0010]所述復位模塊，與所述上拉模塊連接，用于根據(jù)第四直流信號和復位信號向所述上拉模塊輸出復位信號。
[0011]優(yōu)選的是，所述輸入模塊包括第一晶體管，其控制極與開啟信號輸入端連接，第一極與第一直流電壓信號輸入端連接，第二極與所述上拉模塊連接形成上拉點。
[0012]優(yōu)選的是，所述上拉模塊包括第三晶體管、第八晶體管和第一電容，其中:
[0013]所述第三晶體管，其控制極與所述第一晶體管的第二極連接，第一極與第二直流電壓信號輸入端連接，第二極與所述下拉模塊連接，其中，該第二極形成所述第一輸出端；
[0014]所述第八晶體管，其控制極與所述第一晶體管的第二極連接，第一極與時鐘信號輸入端連接，第二極與所述第一電容的第二端連接，其中，該第二極與所述第一電容的第二端連接形成所述第二輸出端；
[0015]所述第一電容，其第一端與所述第一晶體管的第二極連接；
[0016]其中，所述第一晶體管的第二極與所述第三晶體管的控制極、所述第八晶體管的控制極和所述第一電容的第一端的連接點形成上拉點。
[0017]優(yōu)選的是，所述下拉控制模塊包括第四晶體管、第五晶體管、第六晶體管和第九晶體管，其中:
[0018]所述第四晶體管，其控制極與時鐘信號輸入端連接，第一極與所述第六晶體管的控制極連接，第二極與第三直流電壓信號輸入端連接；
[0019]所述第五晶體管，其控制極與其第一極連接、且與第二直流電壓輸入端連接，第二極與所述第六晶體管的控制極連接；
[0020]所述第六晶體管，其第一極與第二直流電壓信號輸入端連接，第二極與所述下拉模塊連接；
[0021]所述第九晶體管，其控制極與所述第一晶體管的第二極連接，第一極與所述下拉模塊連接，第二極與第三直流電壓輸入端連接。
[0022]優(yōu)選的是，所述下拉模塊包括第七晶體管、第十晶體管和第十一晶體管，其中:
[0023]所述第七晶體管，其控制極與所述第六晶體管的第二極連接，第一極與所述第一電容的第二端連接，第二極與第三直流電壓輸入端連接；
[0024]所述第十晶體管，其控制極與所述第六晶體管的第二極連接，第一極與所述第三晶體管的控制極連接，第二極與第三直流電壓信號的輸入端連接；
[0025]所述第十一晶體管，其控制極與所述第六晶體管的第二極連接，第一極與所述第三晶體管的第二極連接，第二極與第三直流電壓信號輸入端連接；
[0026]其中，所述第七晶體管的控制極與所述第九晶體管的第一極、所述第六晶體管的第二極、所述第十晶體管的控制極和所述第十一晶體管的控制極的連接點形成下拉點。
[0027]優(yōu)選的是，所述復位模塊包括第二晶體管，其控制極與復位信號輸入端連接，第一極與所述第三晶體管的控制極連接，第二極與第四直流電壓信號輸入端連接。
[0028]優(yōu)選的是，所述第一晶體管至所述第十一晶體管均為N型晶體管；
[0029]或者，所述第一晶體管至所述第十一晶體管均為P型晶體管；
[0030]或者，所述第一晶體管至所述第十一晶體管部分為P型晶體管，部分為N型晶體管。
[0031]一種柵極驅(qū)動電路，包括上述的移位寄存器單元，多個所述移位寄存器單元級聯(lián)連接，其中:上一級所述移位寄存器單元的第二輸出端的輸出信號連接該所述移位寄存器單元的輸入模塊，下一級所述移位寄存器單元的第二輸出端的輸出信號連接該所述移位寄存器單元的復位模塊。
[0032]一種顯示裝置，包括上述的柵極驅(qū)動電路。
[0033]一種移位寄存器單元的驅(qū)動方法，包括預輸出階段、輸出階段、復位階段和保持階段，其中:
[0034]在預輸出階段，開啟信號有效，輸入模塊對上拉點充電，下拉點為低電平，第一輸出端輸出漸升的本級移位信號；
[0035]在輸出階段，時鐘信號有效，上拉點充電完成，下拉點維持低電平，第一輸出端輸出高電平的本級移位信號以及第二輸出端輸出高電平的下一級開啟信號；
[0036]在復位階段，復位信號有效，上拉點為低電平，下拉點為高電平，第二輸出端復位為低電平，第一輸出端輸出低電平的本級移位信號；
[0037]在保持階段，下拉點為高電平，使第一輸出端的本級移位信號維持在低電平。
[0038]優(yōu)選的是，在預輸出階段，開啟信號為高電平，時鐘信號為低電平，第一晶體管開啟，對上拉點充電，第九晶體管開啟，拉低下拉點電壓，第八晶體管開啟，第二輸出端輸出低電平，第一輸出端輸出漸升的高電平；
[0039]在輸出階段，開啟信號為低電平，時鐘信號為高電平，第八晶體管輸入高電平并通過第一電容的自舉效應，上拉點高電平繼續(xù)拉升，繼而第三晶體管開啟，第一輸出端和第二輸出端均輸出高電平，同時第九晶體管繼續(xù)開啟，使下拉點維持低電平；
[0040]在復位階段，時鐘信號和開啟信號均為低電平，復位信號為高電平，上拉點電壓被拉低，第三晶體管和第九晶體管關(guān)閉，下拉點由于第二直流電壓信號的作用變?yōu)楦唠娖?，第七晶體管、第十晶體管和第十一晶體管開啟，第七晶體管拉低第二輸出端的電壓，第十晶體管進一步拉低上拉點的電壓，第十一晶體管拉低第一輸出端的電壓，第一輸出端輸出低電平;
[0041]在保持階段，時鐘信號為高電平，此時下拉點為高電平，第七晶體管、第十晶體管和第十一晶體管保持開啟，穩(wěn)定上拉點電平，使第一輸出端