一種像素電路的制作方法
【技術領域】
[0001] 本發(fā)明主要是關于顯示器領域，更確切地說，是關于AMOLED像素電路區(qū)域的設 計。
【背景技術】
[0002] 在現有技術中，如果試圖增加顯示器的面板尺寸來迎合消費者的需求，則隨著屏 幕的尺寸的增大，隨之而來的負載也會越來越大，很明顯的一個弊端是，從屏幕的底部到頂 部會存在RC loading負載效應，致使屏幕各個不同區(qū)域的數據信號略有不同，譬如在一列 像素中可能會發(fā)生底部和頂部的數據信號不一致，造成屏幕的顯示差異。但現有技術并未 提出解決此問題的應對方案，因此在屏幕顯示面板尺寸增加的同時，有必要提供一種方法 來保障可屏幕底部和頂部的顯示效果一致。

【發(fā)明內容】

[0003] 在一個可選實施例中，本發(fā)明提供過了 一種像素電路，包括像素補償陣列，所述像 素補償陣列包含多個像素補償單元；其中
[0004] 在所述像素補償陣列中的任意一列所述像素補償單元，皆包括存儲電容值相異的 第一部分像素補償單元和第二部分像素補償單元。
[0005] 上述的一種像素電路，任意一列所述像素補償單元中的首個所述像素補償單元的 所述存儲電容值被設置為低于末尾所述像素補償單元的所述存儲電容值。
[0006] 上述的一種像素電路，在任意一列的所述像素補償單元中，使各所述像素補償單 元的所述存儲電容值按從首個所述像素補償單元到末尾所述像素補償單元的順序依次逐 步遞增。
[0007] 上述的一種像素電路，在所述像素補償陣列中的任意一列所述像素補償單元，包 括多級像素補償模塊，并且每一級所述像素補償模塊包括一個或多個連續(xù)的所述像素補償 單元；其中，一個所述像素補償模塊中各所述像素補償單元的所述存儲電容值均大于其他 所述像素補償模塊中各所述像素補償單元的所述存儲電容值。
[0008] 上述的一種像素電路，在所述多級像素補償模塊中，任意一級所述像素補償模塊 中的各個所述像素補償單元的所述存儲電容值皆相等。
[0009] 在另一個實施例中，本發(fā)明提供了一種像素電路，包括像素補償陣列，其特征在 于，所述像素補償陣列包含多個像素補償單元，在所述像素補償陣列中的任意一列所述像 素補償單元，皆包括存儲電容值相異的第一部分像素補償單元和第二部分像素補償單元， 以抑制同一列所述像素補償單元共用的一條數據線施加給不同所述像素補償單元的數據 信號的畸變效應，藉此減小同一列所述像素補償單元中各所述像素補償單元的所述存儲電 容在充電過程中達到的電壓值的差異。
[0010] 上述的一種像素電路，在同一列所述像素補償單元中，將接收的所述數據信號發(fā) 生重度畸變的一部分所述像素補償單元中的所述存儲電容值調節(jié)至比接收的所述數據信 號發(fā)生輕微畸變或未發(fā)生畸變的另一部分所述像素補償單元中的所述存儲電容值大。
【附圖說明】
[0011] 閱讀以下詳細說明并參照以下附圖之后，本發(fā)明的特征和優(yōu)勢將顯而易見：
[0012] 圖1是補償電路的基本架構；
[0013] 圖2是補償電路的時序控制；
[0014] 圖3A~3D是補償電路基于圖2的時序控制的響應示意圖；
[0015] 圖4是補償電路陣列在基板上的布局；
[0016] 圖5是數據線的數據信號在顯示屏幕上底部和頂部發(fā)生畸變的示意圖；
[0017] 圖6是流經二極管的電流在顯示屏幕上底部和頂部的差異；
[0018] 圖7是改變電容值后存儲電容上的電壓在屏幕底部和頂部的差異；
[0019] 圖8是改變電容值后流經二極管的電流在顯示屏幕上底部和頂部的差異；
[0020] 圖9是改變一列像素補充電路中一系列存儲的電容值的一個可選實施例。
【具體實施方式】
[0021] 下面將結合各實施例，對本發(fā)明的技術方案進行清楚完整的闡述，但所描述的實 施例僅是本發(fā)明用作敘述說明所用的實施例而非全部的實施例，基于該等實施例，本領域 的技術人員在沒有做出創(chuàng)造性勞動的前提下所獲得的方案都屬于本發(fā)明的保護范圍。如圖 1，以一個常規(guī)高清6HD (high definition)像素補償電路或單元進行敘述說明。
[0022] 在像素補償電路中，存儲電容Cst連接在第一節(jié)點Nl和提供電源電壓VDD的第 一電壓輸入端ELVDD之間，在第一節(jié)點Nl和一個第二電壓輸入端之間串聯有第一晶體管 Ml和第二晶體管M2,該第二電壓輸入端輸入一個參考電壓Vin，并且第二晶體管M2的第一 端連接到參考電壓Vin，而第二晶體管M2的第二端與第一晶體管Ml的第一端相連，第一晶 體管Ml的第二端連接到第一節(jié)點Nl。此外，在第一電壓輸入端ELVDD和第二節(jié)點N2之間 連接有一個第七晶體管M7,和在第二節(jié)點N2與一個數據線輸入端Dlin之間連接有一個第 五晶體管M5,第七晶體管M7的第一端連接到第二節(jié)點N2而第二端連接到第一電壓輸入端 ELVDD，第五晶體管M5的第一端連接到數據線輸入端Dlin而第二端連接到第二節(jié)點N2。
[0023] 另外，在OLED發(fā)光元件Dl的陽極和第二節(jié)點N2之間串聯有第六晶體管M6和第 八晶體管M8,第八晶體管M8的第一端連接到第二節(jié)點N2而第二端連接到第六晶體管M6的 第一端，第六晶體管M6的第二端則連接到發(fā)光元件Dl的陽極，其中第八晶體管M8的控制 端連接到第一節(jié)點Nl。以及，第八晶體管M8的第二端和第六晶體管M6的第一端互連于一 個第三節(jié)點N3,在第三節(jié)點N3和第一節(jié)點Nl之間串聯有第二晶體管M3和第四晶體管M4， 第三晶體管M3的第二端連接到第一節(jié)點N1，第四晶體管M4的第一端連接到第三節(jié)點N3， 第三晶體管M3的第一端和第四晶體管M4的第二端互連。第九晶體管M9連接在發(fā)光元件 Dl的陽極和提供參考電壓Vin的第二電壓輸入端之間，其第一端連接到Dl的陽極而第二端 連接到第二電壓輸入端。
[0024] 在一些實施例中，本文提及的第一晶體管至第九晶體管Ml~M9都可以選擇P型 的薄膜晶體管TFT。此外設定第一晶體管至第九晶體管Ml~M9各自的控制端是柵極，以及 該等晶體管各自的第一端可以例如是源極（或漏極）而第二端則對應為漏極（或源極）。 作為電子開關，晶體管的控制端可以控制它的第一端與第二端之間的接通或關斷。在圖I 中，第一掃描信號Sn-I同時耦合到第一、第二晶體管Ml、M2的控制端，第二掃描信號Sn同 時耦合到第三、第四和第五晶體管M3、M4和M5的控制端，第三掃描信號Sn+Ι耦合到第九晶 體管M9的控制端，使能信號En則同時耦合到第六、第七晶體管M6、M7的控制端。發(fā)光元件 Dl的陰極連接到一個第三電壓輸入端ELVSS，并且一般在第三電壓輸入端ELVSS輸入地電 位或者較之正電源電壓VDD為負值的負電壓VSS。
[0025] 參見圖3A，展示了像素補償單元中的各個晶體管對應于圖2的時序控制的時段Tl 的開關響應動作。在該時段Tl，使能信號En是高電平狀態(tài)，受使能信號En控制的第六晶體 管M6和第七晶體管M7被關斷。第二掃描信號Sn是高電平狀態(tài)，受第二掃描信號Sn控制 的第三晶體管M3和第四晶體管M4以及第五晶體管M5被關斷。第三掃描信號Sn+Ι也是高 電平狀態(tài)，則受第三掃描信號Sn+Ι控制的第九晶體管M9也被關斷，并且在此階段第八晶體 管M8也是關斷的。第一掃描信號Sn-I是低電平狀態(tài)，受第一掃描信號Sn-I控制的第一晶 體管Ml和第二晶體管M2是接通的，第一掃描信號Sn-I作為存儲電容Cst的初始化訊號在 節(jié)點Nl處給存儲電容Cst充電，使參考電壓Vin的電壓訊號寫入到存儲電容Cst，此時第一 節(jié)點Nl的電位大體上是Vin。
[0026] 參見圖3B，展示了像素補償單元中的各個晶體管對應于圖2的時序控制的時段T2 的開關響應動作。在該時段T2,使能信號En是高電平狀態(tài)，第六晶體管M6和第七晶體管 M7被關斷。第一掃描信號Sn-I是高電平狀態(tài)，第一晶體管Ml和第二晶體管M2是關斷的。 第三掃描信號Sn+Ι也是高電平狀態(tài)，第九晶體管M9也被關斷。第二掃描信號Sn是低電平 狀態(tài)，第三晶體管M3和第四晶體管M4以及第五晶體管M5被接通，并且第二節(jié)點N2的電位 大于第一節(jié)點Nl的電位，第八晶體管M8也被接通。第二掃描信號Sn負責在第一節(jié)點Nl 寫入提供在數據線data I ine上的數據，也即寫入在數據線輸入端Dl in上所輸入的電壓訊 號Vdata，體現在藉由導通的第三至第五晶體管M3~M5和導通的第八晶體管M8的支路處 于臨界導通平衡狀態(tài)時，迫使第一節(jié)點Nl的電位大體上變化至Vdata - I Vthp I，該Vthp是 作為驅