柵極驅(qū)動電路及應(yīng)用該電路的顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種柵極驅(qū)動電路及應(yīng)用該柵極驅(qū)動電路的顯示裝置。
【背景技術(shù)】
[0002]GOA(Gate Drive On Array)是利用薄膜晶體管(thin film transistor，TFT)液晶顯示器陣列(Array)制程將柵極驅(qū)動器制作在薄膜晶體管陣列基板上，以實(shí)現(xiàn)逐行掃描的驅(qū)動方式。
[0003]觸摸屏(Touch Panel)已能廣泛應(yīng)用于各種顯示用途，報(bào)點(diǎn)率是觸控技術(shù)的一個(gè)重要指標(biāo)，一般會設(shè)定在一個(gè)特定的值出0)以上才能符合技術(shù)要求，掃描形式?jīng)Q定其報(bào)點(diǎn)率，進(jìn)而直接影響到觸控的靈敏度，而觸控的掃描形式受限于幀率(Frame Rate)的時(shí)間限制和柵極掃描驅(qū)動形式。
[0004]通常對于觸控技術(shù)來講，驅(qū)動電極(Tx)的掃描的形式分為兩種，一種是在顯示畫面掃描完之后的空白時(shí)間(Blanking time)用于觸控的驅(qū)動電極掃描，這樣對于60Hz的顯示裝置來講，可用掃描時(shí)間一般不足4毫秒，另一種是在行掃描過程中，輸出的柵極信號之間的空隙輸出，同時(shí)為了避免數(shù)據(jù)(Data)信號對驅(qū)動電極信號的干擾，需要在數(shù)據(jù)的平段區(qū)，這樣對于高分辨率產(chǎn)品來講，可用的時(shí)間極短，驅(qū)動電極的單個(gè)信號寬度不足2微秒，時(shí)間較小，很難實(shí)現(xiàn)，尤其是需要考慮觸控技術(shù)來配合正常的顯示驅(qū)動，這樣對觸控技術(shù)而言有很大的掃描限制，很難實(shí)現(xiàn)120Hz，甚至更高頻率的掃描形式。
[0005]因此，在需要時(shí)暫停GOA驅(qū)動會實(shí)現(xiàn)更好的用戶體驗(yàn)。

【發(fā)明內(nèi)容】

[0006]本發(fā)明主要解決的技術(shù)問題是提供一種可以實(shí)現(xiàn)中途暫停的正反向掃描柵極驅(qū)動電路。
[0007]為解決上述技術(shù)問題，本發(fā)明采用的一個(gè)技術(shù)方案是:
[0008]一種柵極驅(qū)動電路，包括:
[0009]—啟動單元，所述啟動單元包括第一驅(qū)動信號輸入端用于接收第一驅(qū)動信號，所述啟動單元包括第二驅(qū)動信號輸入端用于接收第二驅(qū)動信號，所述啟動單元還用于接收第一及第二掃描信號，所述第一及第二掃描信號用于控制所述啟動單元輸出第一控制信號，所述第一控制信號為第一驅(qū)動信號或第二驅(qū)動信號；
[0010]—上拉單元，所述上拉單元包括第一節(jié)點(diǎn)及一高電平輸入端，所述上拉單元與所述啟動單元相連以接收第一驅(qū)動信號或第二驅(qū)動信號，當(dāng)所述第一控制信號為高電平時(shí)，所述第一節(jié)點(diǎn)接收所述高電平輸入端提供的高電平信號；
[0011]—下拉單元，所述下拉單元包括第二節(jié)點(diǎn)、第一時(shí)序信號端、第二時(shí)序信號端及一低電平輸入端，所述第一時(shí)序信號端用于接收第一時(shí)序信號，所述第二時(shí)序信號端用于接收第二時(shí)序信號，所述低電平輸入端用于提供一低電平信號，所述下拉單元連接所述啟動單元以接收所述第一控制信號，所述下拉單元還連接所述上拉單元的第一節(jié)點(diǎn)；
[0012]一輸出單元，所述輸出單元包括第三節(jié)點(diǎn)及第四節(jié)點(diǎn)，所述第三節(jié)點(diǎn)連接于所述上拉單元的輸出端，所述第四節(jié)點(diǎn)為所述柵極驅(qū)動電路的輸出端，用于輸出一驅(qū)動信號；
[0013]當(dāng)所述第一掃描信號為高電平，所述第二掃描信號為低電平，所述第一時(shí)序信號端為高電平時(shí)，所述第一控制信號為高電平；
[0014]當(dāng)所述第一掃描信號為低電平，所述第二掃描信號為高電平，所述第二時(shí)序信號端為高電平時(shí)，所述第四節(jié)點(diǎn)為高電平。
[0015]其中，所述啟動單元還包括第一晶體管及第二晶體管，所述第一晶體管的第一端接收第一掃描信號，所述第一晶體管的第二端連接第一驅(qū)動信號輸入端；所述第二晶體管的第一端接收第二掃描信號，所述第二晶體管的第二端連接所述第二驅(qū)動信號輸入端，所述第一晶體管的第三端連接所述第二晶體管的第三端。
[0016]其中，所述上拉單元還包括第三晶體管、第四晶體管及第一電容，所述第三晶體管的第一端連接所述第一晶體管及第二晶體管的第三端，所述第三晶體管的第二端連接所述第一節(jié)點(diǎn)，所述第三晶體管的第三端連接所述高電平輸入端，所述第四晶體管的第一端連接所述高電平輸入端，所述第四晶體管的第二端連接所述第一節(jié)點(diǎn)，所述第一節(jié)點(diǎn)通過所述第一電容接地。
[0017]其中，所述輸出單元還包括第五晶體管及第二電容，所述第三節(jié)點(diǎn)連接于所述第四晶體管的第三端，所述第五晶體管的第一端連接所述第三節(jié)點(diǎn)，所述第五晶體管的第二端連接所述第二時(shí)序信號端，所述第五晶體管的第三端連接所述第四節(jié)點(diǎn)，所述第三節(jié)點(diǎn)通過第二電容連接于第四節(jié)點(diǎn)。
[0018]其中，所述下拉單元還包括第六至第十二晶體管及第三電容，所述第六晶體管的第一端連接所述第二節(jié)點(diǎn)，所述第六晶體管的第二端連接所述第四節(jié)點(diǎn)，所述第六晶體管的第三端連接所述低電平輸入端，所述第七晶體管的第一端連接所述第二節(jié)點(diǎn)，所述第七晶體管的第二端所述第一節(jié)點(diǎn)，所述第七晶體管的第三端連接于所述低電平輸入端，所述第八晶體管的第一端連接所述第一晶體管的第三端，所述第八晶體管的第二端連接所述第二節(jié)點(diǎn)，所述第八晶體管的第三端連接所述低電平輸入端，所述第九晶體管的第一端連接所述第一晶體管的第三端，所述第九晶體管的第二端通過第二電容連接于所述高電平輸入端，所述第九晶體管的第三端連接于所述低電平輸入端，所述第十晶體管的第一端及第二端均連接所述第二時(shí)序信號端，所述第十晶體管的第三端連接于所述第九晶體管的第二端，所述第十一晶體管的第一端連接于所述第九晶體管的第二端，所述第十一晶體管的第二端連接于所述高電平輸入端，所述第十二晶體管的第一端連接于第一時(shí)序信號端，所述第十二晶體管的第二端連接所述第十一晶體管的第三端，所述第十二晶體管的第三端連接于所述第二節(jié)點(diǎn)。
[0019]其中，所述下拉單元還包括第十三晶體管，所述第十三晶體管的第一端連接所述第四節(jié)點(diǎn)，所述第十三晶體管的第二端連接所述第二節(jié)點(diǎn)，所述第十三晶體管的第三端連接所述低電平輸入端。
[0020]其中，所述柵極驅(qū)動電路中晶體管均為N溝道場效應(yīng)管，其中晶體管的第一端對應(yīng)場效應(yīng)管的柵極，晶體管的第二端對應(yīng)場效應(yīng)管的漏極，晶體管的第三端對應(yīng)場效應(yīng)管的源極。
[0021]其中，所述第四節(jié)點(diǎn)連接于一水平掃描線。
[0022]其中，當(dāng)所述第一掃描信號為高電平，所述第二掃描信號為低電平時(shí)，所述柵極驅(qū)動電路處于正向掃描狀態(tài)。
[0023]其中，當(dāng)所述第一掃描信號為低電平，所述第二掃描信號為高電平時(shí)，所述柵極驅(qū)動電路處于反向掃描狀態(tài)。
[0024]本發(fā)明采用的另一技術(shù)方案是提供一種顯示裝置，所述顯示裝置包括前述的任一種柵極驅(qū)動電路。
[0025]本發(fā)明的有益效果是:區(qū)別于現(xiàn)有技術(shù)的情況，本發(fā)明提供的柵極驅(qū)動電路通過電路設(shè)計(jì)及時(shí)序信號控制，可以在需要時(shí)暫停輸出高電平信號，并在恢復(fù)時(shí)通過拉高時(shí)序信號以繼續(xù)掃描。所述柵極驅(qū)動電路可以有效防止節(jié)點(diǎn)漏電對電路的影響。所述柵極驅(qū)動電路可應(yīng)用于裝設(shè)有內(nèi)嵌式觸控面板的裝置中，以幫助裝置實(shí)現(xiàn)窄邊框設(shè)計(jì)。
【附圖說明】
[0026]圖1是本發(fā)明柵極驅(qū)動電路100的較佳實(shí)施方式的電路圖。
[0027]圖2是圖1中柵極驅(qū)動電路100的較佳實(shí)施方式的時(shí)序圖。
[0028]圖3是本發(fā)明柵極驅(qū)動電路100的另一較佳實(shí)施方式的電路圖。
[0029]圖4是本發(fā)明顯示裝置的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0030]下面結(jié)合附圖和實(shí)施方式對本發(fā)明進(jìn)行詳細(xì)說明。
[0031]請參考圖1，本發(fā)明柵極驅(qū)動電路100的較佳實(shí)施方式包括啟動單元10、上拉單元11、下拉單元12以及輸出單元13。
[0032]所述啟動單元10包括驅(qū)動信號輸入端Gn-2、驅(qū)動信號輸入端Gn+2、晶體管Tl、晶體管T2。
[0033]所述晶體管Tl的第一端接收一掃描信號U2D，所述晶體管Tl的第二端連接所述驅(qū)動信號輸入端Gn-2 ;所述晶體管T2的第一端接收一掃描信號D2U，所述晶體管T2的第二端連接所述驅(qū)動信號輸入端Gn+2。所述晶體管Tl的第三端連接所述晶體管T2的第三端。
[0034]所述上拉單元11包括節(jié)點(diǎn)An、晶體管T3、晶體管T4、電容Cl以及高電平輸入端VGH0
[0035]所述晶體管T3的第一端連接所述晶體管Tl和晶體管T2的第三端，所述晶體管T3的第二端連接所述節(jié)點(diǎn)An，所述晶體管T3的第三端連接所述高電平輸入端VGH。所述晶體管T4的第一端連接所述高電平輸入端VGH，所述晶體管T4的第二端連接所述節(jié)點(diǎn)An，所述節(jié)點(diǎn)An通過所述電容Cl接地。
[0036]所述輸出單元13包括節(jié)點(diǎn)Qn、節(jié)點(diǎn)Gn、晶體管T5、時(shí)序信號端CK3以及電容C3。
[0037]所述節(jié)點(diǎn)Qn連接于所述晶體管T4的第三端。所述晶體管T5的第一端連接所述節(jié)點(diǎn)Qn，所述晶體管T5的第二端連接所述時(shí)序信號端CK3，所述晶體管T5的第三端連接所述節(jié)點(diǎn)Gn。所述節(jié)點(diǎn)Qn通過電容C3連接于節(jié)點(diǎn)Gn。
[0038]所述下拉單元12包括晶體管T6-T12、時(shí)序信號端CK1、節(jié)點(diǎn)Pn、低電平輸入端VGL及電容C2。
[0039]所述晶體管T6的第一端連接所述節(jié)點(diǎn)Pn，所述晶體管T6的第二端連接所述節(jié)點(diǎn)Gn，所述晶體管T6的第三端連接所述低電平輸入端VGL。所述晶體管T7的第一端連接所述節(jié)點(diǎn)Pu，所述晶體管T7的第二端所述節(jié)點(diǎn)An，所述晶體管T7的第三端連接于所述低電平輸入端VGL。所述晶體管T8的第一端連接所述晶體管Tl的第三端，所述晶體管T8的第二端連接所述節(jié)點(diǎn)Pu，所述晶體管T8的第三端連接所述低電平輸入端VGL。所述晶體管T9的第一端連接所述晶體管Tl的第三端，所述晶體管T9的第二端通過電容