極電壓存儲(chǔ)電容Cnl。柵極電壓存儲(chǔ)電容Cnl充電后，柵線GLnl上的電壓升高，第I階段完成時(shí)，柵線GLnl上的電壓達(dá)到峰值，第I行柵線上連接的像素薄膜晶體管被打開。此后，柵線GLnl進(jìn)入電壓保持階段。需要說(shuō)明的是，柵極電壓存儲(chǔ)電容Cnl電容值較大，需保證充滿電后在2、3階段柵線上的電壓能夠使得像素薄膜晶體管開啟。并且，在此階段，可以將其它行柵線拉低復(fù)位。
[0108]第2階段(第nl行真實(shí)像素單元的灰階電壓寫入階段中奇數(shù)列真實(shí)像素單元的灰階電壓寫入階段)，第一數(shù)據(jù)線開關(guān)控制線DATA Sffl高電平，與奇數(shù)列數(shù)據(jù)線(圖3中的數(shù)據(jù)線Dml (R)、數(shù)據(jù)線Dml⑶、數(shù)據(jù)線Dm2 (G))相連的第三開關(guān)13導(dǎo)通，由于柵線GLnl上的像素薄膜晶體管開啟，通過(guò)灰階信號(hào)輸出端(灰階信號(hào)輸出端22a、灰階信號(hào)輸出端22c和灰階信號(hào)輸出端22e)為柵線GLnl上的奇數(shù)列紅色真實(shí)像素、奇數(shù)列藍(lán)色真實(shí)像素和奇數(shù)列的綠色真實(shí)像素充電，例如，在柵線GLnl對(duì)應(yīng)的第nl行真實(shí)像素單元中，Dml(R)列相應(yīng)紅色真實(shí)像素達(dá)到LR(mlnl)灰階，Dml (B)列相應(yīng)藍(lán)色真實(shí)像素達(dá)到LB(mini)灰階、Dm2 (G)列相應(yīng)的綠色自身像素達(dá)到LG (m2nl)灰階等。
[0109]第3階段(第nl行真實(shí)像素單元的灰階電壓寫入階段中偶數(shù)列真實(shí)像素單元的灰階電壓寫入階段)，第二數(shù)據(jù)開關(guān)控制線DATA SW2高電平，與偶數(shù)列數(shù)據(jù)線(圖3中的數(shù)據(jù)線Dml (G)、數(shù)據(jù)線Dm2 (R)、數(shù)據(jù)線Dm2⑶)相連的第三開關(guān)13導(dǎo)通，由于柵線GLnl上的像素薄膜晶體管開啟，柵線GLnl上的偶數(shù)列綠色真實(shí)像素、紅色真實(shí)像素和藍(lán)色真實(shí)像素收到灰階信號(hào)，例如，在柵線GLnl對(duì)應(yīng)的第nl行真實(shí)像素單元中，Dml (G)列相應(yīng)綠色真實(shí)像素達(dá)到LG(mlnl)灰階，Dm2(R)列相應(yīng)紅色真實(shí)像素達(dá)到LR(m2nl)灰階，Dm2(B)列相應(yīng)藍(lán)色真實(shí)像素達(dá)到LB(m2nl)灰階等。
[0110]第4階段(第nl行真實(shí)像素單元的掃描結(jié)束階段)，向第二柵線開關(guān)控制線GATESW2提供高電平信號(hào)，與柵線GLnl和第二柵線開關(guān)控制線GATE SW2相連的第二開關(guān)12開啟，通過(guò)掃描信號(hào)輸出端21a將低電平信號(hào)VGL輸入到柵極電壓存儲(chǔ)電容Cnl，對(duì)柵極電壓存儲(chǔ)電容進(jìn)行Cnl反向充電，并且使得柵線GLnl上電壓降低，第4階段完成時(shí)，柵線GLnl電壓降到最低，第nl行真實(shí)像素單元的像素薄膜晶體管被關(guān)斷。
[0111]第5階段(相鄰兩行之間的復(fù)位階段)，全部外部信號(hào)(包括掃描信號(hào)和灰階信號(hào))均為低電平，此階段時(shí)間較短，可以釋放柵極電壓存儲(chǔ)電容Cnl上的電荷。需要說(shuō)明的是，此階段時(shí)間也可為O。
[0112]第6階段(第n2行真實(shí)是像素單元的預(yù)充電階段)，第一柵線開關(guān)控制線GATESffl提供高電平信號(hào)，與柵線GLn2和第一柵線開關(guān)控制線GATE Sffl相連的第一開關(guān)11開啟，此時(shí)，掃描信號(hào)輸出端21b中高電平信號(hào)VGH輸入到柵極電壓存儲(chǔ)電容Cn2。柵極電壓存儲(chǔ)電容Cn2充電的同時(shí)，柵線GLn2上的電壓升高，第6階段完成時(shí)，柵線GLn2上的電壓達(dá)到峰值，柵線GLn2上的薄膜晶體管被打開。此后，柵線GLn2上的電壓進(jìn)入保持階段，需要說(shuō)明的是，柵極電壓存儲(chǔ)電容Cn2電容值較大，需保證充滿電后在7、8階段柵極電壓保證相應(yīng)的像素薄膜晶體管開啟。并且，在此階段，可以將其它行柵線拉低復(fù)位。
[0113]第7階段(第n2行真實(shí)像素單元的灰階電壓寫入階段中奇數(shù)列真實(shí)像素單元的灰階信號(hào)寫入階段)，第一數(shù)據(jù)線開關(guān)控制線DATA Sffl提供高電平信號(hào)，與奇數(shù)列數(shù)據(jù)線相連的第三開關(guān)13導(dǎo)通，由于柵線GLn2上的像素薄膜晶體管開啟，因此，柵線GLn2上的奇數(shù)列的紅色真實(shí)像素、藍(lán)色真實(shí)像素和綠色真實(shí)像素收到灰階信號(hào)，例如，對(duì)應(yīng)于第n2行柵線GLn2，Dml (R)列相應(yīng)紅色真實(shí)像素達(dá)到LR(mln2)灰階，Dml (B)列相應(yīng)藍(lán)色真實(shí)像素達(dá)到LB(mln2)灰階，Dm2(G)列對(duì)應(yīng)的綠色真實(shí)像素達(dá)到LG(m2n2)灰階等。
[0114]第8階段(第n2行真實(shí)像素單元的灰階電壓寫入階段中偶數(shù)列真實(shí)像素單元的灰階信號(hào)寫入階段)，第二數(shù)據(jù)線開關(guān)控制線DATA SW2提供高電平信號(hào)，與偶數(shù)列數(shù)據(jù)線相連的第三開關(guān)13導(dǎo)通，由于柵線GLn2上的像素薄膜晶體管開啟，因此，柵線GLn2上的偶數(shù)列的綠色真實(shí)像素、偶數(shù)列的紅色真實(shí)像素和偶數(shù)列的藍(lán)色真實(shí)像素收到灰階信號(hào)，例如，對(duì)應(yīng)于第n2行的柵線GLn2，Dml (G)列相應(yīng)綠色真實(shí)像素達(dá)到LG (mln2)灰階，Dm2 (R)列相應(yīng)紅色真實(shí)像素達(dá)到LR(m2n2)灰階，Dm2(B)列相應(yīng)藍(lán)色真實(shí)像素達(dá)到LB (m2n2)灰階等。
[0115]第9階段(第n2行真實(shí)像素單元的掃描結(jié)束階段)，第二柵線控制線GATE SW2提供高電平信號(hào)，與柵線GLn2和第二柵線控制線GATE SW2相連的第二開關(guān)12開啟，掃描信號(hào)輸出端21c輸出的低電平信號(hào)VGL輸入到柵極電壓存儲(chǔ)電容Cn2，柵極電壓存儲(chǔ)電容Cn2反向充電，同時(shí)柵線GLn2上電壓降低，第9階段完成時(shí)，柵線GLn2電壓降到最低，第n2行柵線GLn2上的像素薄膜晶體管被關(guān)斷。
[0116]以后各行重復(fù)上述兩行的各個(gè)階段，此處不再敘述。
[0117]圖6為極性翻轉(zhuǎn)后的相應(yīng)時(shí)序圖。
[0118]第I階段(第nl行真實(shí)像素單元的預(yù)充電階段)，第二柵線開關(guān)控制線GATE SW2高電平，與柵線GLnl和第二柵線開關(guān)控制線GATE SW2相連的第二開關(guān)12開啟，此時(shí)，掃描信號(hào)輸出端21a中高電平VGH輸入到柵極電壓存儲(chǔ)電容Cnl。柵極電壓存儲(chǔ)電容Cnl充電后，柵線GLnl的電壓升高，第I階段完成時(shí)，柵線GLnl上的電壓達(dá)到峰值，第nl行柵線上的像素薄膜晶體管被打開。此后，柵線GLnl上的電壓進(jìn)入保持階段，需要說(shuō)明的是，柵極電壓存儲(chǔ)電容Cnl電容值較大，需保證充滿電后在2、3階段柵極電壓保證相應(yīng)的像素薄膜晶體管開啟。并且，在此階段，可以將其它行柵線拉低復(fù)位。
[0119]第2階段(第nl行真實(shí)像素單元的灰階電壓寫入階段中偶數(shù)列真實(shí)像素單元的灰階信號(hào)寫入階段)，第二數(shù)據(jù)線開關(guān)控制線DATA SW2提供高電平信號(hào)，與偶數(shù)列數(shù)據(jù)線相連的第三開關(guān)13導(dǎo)通，由于柵線GLnl上的像素薄膜晶體管開啟，柵線GLnl上的偶數(shù)列的綠色真實(shí)像素、偶數(shù)列的紅色真實(shí)像素和偶數(shù)列的藍(lán)色真實(shí)像素充電，例如，在第nl行中，Dml(G)列相應(yīng)綠色真實(shí)像素達(dá)到LG(mlnl)灰階，Dm2 (R)列相應(yīng)紅色真實(shí)像素達(dá)到LR(m2nl)灰階，Dm2(B)列相應(yīng)藍(lán)色真實(shí)像素達(dá)到LB(m2nl)灰階等。
[0120]第3階段(第nl行真實(shí)像素單元的灰階電壓寫入階段的奇數(shù)列真實(shí)像素單元的灰階信號(hào)寫入階段)，第一數(shù)據(jù)線開關(guān)控制線DATA Sffl高電平，與奇數(shù)列數(shù)據(jù)線相連的第三開關(guān)13導(dǎo)通，由于柵線GLnl上的像素薄膜晶體管開啟，柵線GLnl上的奇數(shù)列的紅色真實(shí)像素、奇數(shù)列的藍(lán)色真實(shí)像素和奇數(shù)列的綠色真實(shí)像素充電，例如，在第nl行中，Dml (R)列相應(yīng)紅色真實(shí)像素達(dá)到LR (mini)灰階，Dml (B)列相應(yīng)藍(lán)色真實(shí)像素達(dá)到LB (mini)灰階，Dm2 (G)列相應(yīng)綠色真實(shí)像素達(dá)到LG (m2nl)灰階等。
[0121]第4階段(第nl行真實(shí)像素單元的掃描結(jié)束階段)，第一柵線開關(guān)控制線GATESffl高電平，與柵線GLnl和第一柵線開關(guān)控制線GATE Sffl相連的第一開關(guān)11開啟，掃描信號(hào)輸出端21a中低電平信號(hào)VGL輸入到柵極電壓存儲(chǔ)電容Cnl，柵極電壓存儲(chǔ)電容Cnl反向充電，柵線GLnl上電壓降低，第4階段完成時(shí)，柵線GLnl上的電壓降到最低，第nl行的像素薄膜晶體管被關(guān)斷。
[0122]第5階段，(相鄰兩行之間的復(fù)位階段)，全部外部信號(hào)(包括掃描信號(hào)和灰階信號(hào))為低電平，此階段時(shí)間較短，可以釋放柵極電壓存儲(chǔ)電容Cnl上的電荷。需要說(shuō)明的是，此階段時(shí)間也可為0，也就是說(shuō)，可以不存在這個(gè)階段。
[0123]第6階段(第n2行柵線的預(yù)充電階段)，第二柵線開關(guān)控制線GATE SW2高電平，與柵線GLn2和第二柵線開關(guān)控制線GATE SW2相連的第二開關(guān)12開啟，此時(shí)，掃描信號(hào)輸出端21b中高電平信號(hào)VGH輸入到柵極電壓存儲(chǔ)電容Cn2。柵極電壓存儲(chǔ)電容Cn2充電后，柵線GLn2上的電壓升高，第I階段完成時(shí)，柵線GLn2上的電壓達(dá)到峰值，第n2行柵線上的像素薄膜晶體管被打開。此后，柵線GLn2的電壓進(jìn)入保持階段，需要說(shuō)明的是，柵極電壓存儲(chǔ)電容Cn2電容值較大，需保證充滿電后在7、8階段柵極電壓保證相應(yīng)像素薄膜晶體管開啟。并且，在此階段，可以將其它行柵線拉低復(fù)位。
[0124]第7階段(第n2行真實(shí)像素單元的灰階電壓寫入階段中偶數(shù)列真實(shí)像素單元的灰階電壓寫入階段)，第二數(shù)據(jù)線控制線DATA SW2高電平，與偶數(shù)列數(shù)據(jù)線相連的第三開關(guān)13導(dǎo)通，由于柵線GLn2上的像素薄膜晶體管開啟，柵線GLn2上的偶數(shù)列的綠色真實(shí)像素、偶數(shù)列的紅色真實(shí)像素和偶數(shù)列的藍(lán)色真實(shí)像素充電，例如，第n2行中，Dml (G)列相應(yīng)綠色真實(shí)像素達(dá)到LG(mln2)灰階，Dm2(R)列相應(yīng)紅色真實(shí)像素達(dá)到LR(m2n2)灰階，Dm2(B)列相應(yīng)藍(lán)色真實(shí)像素達(dá)到LB(m2n2)灰階等。
[0125]第8階段(第n2行柵線的灰階電壓寫入階段中奇數(shù)列真實(shí)像素的灰階電壓寫入階段)，第一數(shù)據(jù)線開關(guān)控制線DATA Sffl提供高電平信號(hào)，與奇數(shù)列數(shù)據(jù)線相連的第三開關(guān)13導(dǎo)通，由于柵線GLn2上的像素薄膜晶體管開啟，柵線GLn2上的部分紅色真實(shí)像素、部分藍(lán)色真實(shí)像素和部分綠色真實(shí)像素充電，例如，在第n2行中，Dml (R)列相應(yīng)紅色真實(shí)像素達(dá)到LR(mln2)灰階，Dml (B)列相應(yīng)藍(lán)色真實(shí)像素達(dá)到LB (mln2)灰階，Dm2(G)列相應(yīng)綠色真實(shí)像素達(dá)到LG(m2n2)灰階等。
[0126]第9階段(第n2行柵線的掃描結(jié)束階段)，第一柵線開關(guān)控制線GATE SWl高電平，與柵線GLn2和柵線開關(guān)控制線GATE SWl相連的第一開關(guān)11開啟，掃描信號(hào)輸出端21b中低電平信號(hào)VGL輸入到柵極電壓存儲(chǔ)電容Cn2，柵極電壓存儲(chǔ)電容Cn2反向充電，柵線GLn2上電壓降低，第9階段完成時(shí)，柵線GLn2上電壓降到最低，第n2行的像素薄膜晶體管被關(guān)斷。
[0127]以后各行重復(fù)上述兩行的各個(gè)階段，此處不再敘述。
[0128]可以理解的是，以上實(shí)施方式僅僅是為了說(shuō)明本發(fā)明的原理而采用的示例性實(shí)施方式，然而本發(fā)明并不局限于此。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種驅(qū)動(dòng)電路，用于驅(qū)動(dòng)顯示面板進(jìn)行顯示，所述顯示面板包括多條柵線和多條數(shù)據(jù)線，多條所述柵線和多條所述數(shù)據(jù)線將所述顯示面板