Gip檢測(cè)電路和平板顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及平板顯示技術(shù)領(lǐng)域，特別涉及一種GIP檢測(cè)電路和平板顯示裝置。
【背景技術(shù)】
[0002]近年來，隨著信息技術(shù)、無線移動(dòng)通訊和信息家電的快速發(fā)展與應(yīng)用，人們對(duì)電子產(chǎn)品的依賴性與日倶增，更帶來各種顯示技術(shù)及顯示裝置的蓬勃發(fā)展。平板顯示裝置具有完全平面化、輕、薄、省電等特點(diǎn)，因此得到了廣泛的應(yīng)用。
[0003]目前，為了降低平板顯示裝置的制造成本并藉以實(shí)現(xiàn)窄邊框的目的，在制造過程中通常采用GIP(Gate in Panel,門面板)技術(shù)，直接將柵極驅(qū)動(dòng)電路(即GIP電路)集成于平板顯示面板上。GIP電路產(chǎn)生并輸出多級(jí)GIP信號(hào)，平板顯示面板的各個(gè)像素根據(jù)GIP電路提供的GIP信號(hào)進(jìn)行選通，各級(jí)GIP信號(hào)正常與否都會(huì)直接影響平板顯示面板的顯示效果。一旦某一級(jí)GIP信號(hào)出現(xiàn)異常，就無法選通對(duì)應(yīng)的像素，所述平板顯示面板100就會(huì)出現(xiàn)屏體不工作、屏體某一行顯示異?；蛘咂馏w前一部分圖片顯示正常而后一部分圖片顯示異常這些異常情況。
[0004]因此，對(duì)柵極驅(qū)動(dòng)電路輸出的各級(jí)GIP信號(hào)進(jìn)行檢測(cè)是非常必要的。如果沒有對(duì)柵極驅(qū)動(dòng)電路輸出的GIP信號(hào)進(jìn)行檢測(cè)，很難判定是不是柵極驅(qū)動(dòng)電路的問題。
[0005]然而，在GIP信號(hào)的檢測(cè)過程中發(fā)現(xiàn)，現(xiàn)有的GIP檢測(cè)電路由于輸出噪聲比較大，會(huì)影響測(cè)試效果。請(qǐng)參考圖1，其為現(xiàn)有技術(shù)的GIP檢測(cè)電路輸出的信號(hào)波形圖。如圖1所示，現(xiàn)有技術(shù)的GIP檢測(cè)電路所輸出的信號(hào)波形圖中，出現(xiàn)了非常明顯的噪聲(圖中橢圓型虛線所示部分)?？梢?，現(xiàn)有的GIP檢測(cè)電路的測(cè)試效果比較差。
[0006]基此，如何解決現(xiàn)有的GIP檢測(cè)電路由于輸出噪聲大而影響測(cè)試效果的問題，成了本領(lǐng)域技術(shù)人員亟待解決的一個(gè)技術(shù)問題。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于提供一種GIP檢測(cè)電路和平板顯示裝置，以解決現(xiàn)有技術(shù)中GIP檢測(cè)電路由于輸出噪聲大而影響測(cè)試效果的問題。
[0008]為解決上述問題，本發(fā)明提供一種GIP檢測(cè)電路，所述GIP檢測(cè)電路包括:多個(gè)依次連接的檢測(cè)單元，每個(gè)檢測(cè)單元均包括:第一晶體管至第七晶體管、電容器、檢測(cè)端、起始信號(hào)端、第一時(shí)鐘信號(hào)端、第二時(shí)鐘信號(hào)端、第一柵極信號(hào)端、第二柵極信號(hào)端以及輸出端；
[0009]其中，第一晶體管連接在起始信號(hào)端與第一節(jié)點(diǎn)之間，第一晶體管的柵極與第一時(shí)鐘信號(hào)端連接；第二晶體管連接在第二時(shí)鐘信號(hào)端與輸出端之間，第二晶體管的柵極連接至第一節(jié)點(diǎn)；第三晶體管連接在第一柵極信號(hào)端與第二節(jié)點(diǎn)之間，第三晶體管的柵極與輸出端連接；第四晶體管連接在第二節(jié)點(diǎn)與第二柵極信號(hào)端之間，第四晶體管的柵極與第一時(shí)鐘信號(hào)端連接；第五晶體管連接在第一柵極信號(hào)端與輸出端之間，第五晶體管的柵極連接至第二節(jié)點(diǎn)；第六晶體管連接在第七晶體管與輸出端之間，第六晶體管的柵極連接至第一節(jié)點(diǎn)；第七晶體管連接在第六晶體管與檢測(cè)端之間且源漏短接，第七晶體管的柵極連接至第二節(jié)點(diǎn)；電容器連接在第一節(jié)點(diǎn)與輸出端之間。
[0010]可選的，在所述GIP檢測(cè)電路中，所述第一柵極信號(hào)端用于接收高電平號(hào)，第二柵極信號(hào)端用于接收低電平信號(hào)。
[0011 ] 可選的，在所述GIP檢測(cè)電路中，所述第一晶體管至第七晶體管均為薄膜晶體管。
[0012]可選的，在所述GIP檢測(cè)電路中，所述第一晶體管至第七晶體管均為P型薄膜晶體管。
[0013]可選的，在所述GIP檢測(cè)電路中，所述第一晶體管和第四晶體管的導(dǎo)通和截止均由所述第一時(shí)鐘信號(hào)線提供的第一時(shí)鐘信號(hào)控制，所述第二晶體管和第六晶體管的導(dǎo)通和截止均由所述第一節(jié)點(diǎn)的電位控制，所述第五晶體管和第七晶體管的導(dǎo)通和截止均由所述第二節(jié)點(diǎn)的電位控制。
[0014]可選的，在所述GIP檢測(cè)電路中，還包括:第一檢測(cè)信號(hào)線、第二檢測(cè)信號(hào)線、第一時(shí)鐘信號(hào)線以及第二時(shí)鐘信號(hào)線，每個(gè)檢測(cè)單元分別與所述第一檢測(cè)信號(hào)線、第二檢測(cè)信號(hào)線、第一時(shí)鐘信號(hào)線以及第二時(shí)鐘信號(hào)線連接。
[0015]可選的，在所述GIP檢測(cè)電路中，所述檢測(cè)單元的數(shù)量為η個(gè)，η為自然數(shù)；
[0016]其中，奇數(shù)行的檢測(cè)單元的檢測(cè)端均與所述第一檢測(cè)信號(hào)線連接，偶數(shù)行的檢測(cè)單元的檢測(cè)端均與所述第二檢測(cè)信號(hào)線連接。
[0017]相應(yīng)的，本發(fā)明還提供了一種平板顯示裝置，所述平板顯示裝置包括:陣列基板和如上所述的GIP檢測(cè)電路；
[0018]所述GIP檢測(cè)電路設(shè)置于所述陣列基板上。
[0019]可選的，在所述的平板顯示裝置中，所述陣列基板具有多個(gè)像素，所述多個(gè)像素呈η行m列的陣列分布，η和m均為自然數(shù)。
[0020]可選的，在所述的平板顯示裝置中，所述GIP檢測(cè)電路中檢測(cè)單元的數(shù)量與所述像素的行數(shù)相同。
[0021]綜上所述，在本發(fā)明提供的GIP檢測(cè)電路和平板顯示裝置中，通過第六晶體管和第七晶體管分別將高電平和低電平耦合到檢測(cè)端，消除檢測(cè)端的噪聲，從而提高所述GIP檢測(cè)電路的測(cè)試效果。
【附圖說明】
[0022]圖1是現(xiàn)有技術(shù)的GIP檢測(cè)電路輸出的信號(hào)波形圖；
[0023]圖2是本發(fā)明實(shí)施例的GIP檢測(cè)電路的結(jié)構(gòu)示意圖；
[0024]圖3是本發(fā)明實(shí)施例的檢測(cè)單元的結(jié)構(gòu)示意圖；
[0025]圖4是本發(fā)明實(shí)施例的GIP檢測(cè)電路的時(shí)序波形圖；
[0026]圖5是本發(fā)明實(shí)施例的GIP檢測(cè)電路輸出的信號(hào)波形圖。
【具體實(shí)施方式】
[0027]以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出一種GIP檢測(cè)電路和平板顯示裝置作進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0028]請(qǐng)結(jié)合參考圖2和圖3，其為本發(fā)明實(shí)施例的GIP檢測(cè)電路的結(jié)構(gòu)示意圖。如圖2和圖3所示，所述GIP檢測(cè)電路100包括:多個(gè)依次連接的檢測(cè)單元10，每個(gè)檢測(cè)單元10均包括:第一晶體管Ml至第七晶體管M7、電容器C1、檢測(cè)端D0/DE、起始信號(hào)端SIN、第一時(shí)鐘信號(hào)端XCK、第二時(shí)鐘信號(hào)端CK、第一柵極信號(hào)端VGH、第二柵極信號(hào)端VGL以及輸出端OUT ；
[0029]其中，第一晶體管Ml連接在起始信號(hào)端SIN與第一節(jié)點(diǎn)N1之間，第一晶體管Ml的柵極與第一時(shí)鐘信號(hào)端XCK連接；第二晶體管M2連接在第二時(shí)鐘信號(hào)端CK與輸出端OUT之間，第二晶體管M2的柵極連接至第一節(jié)點(diǎn)N1 ;第三晶體管M3連接在第一柵極信號(hào)端VGH與第二節(jié)點(diǎn)N2之間，第三晶體管M3的柵極與輸出端OUT連接；第四晶體管M4連接在第二節(jié)點(diǎn)N2與第二柵極信號(hào)端VGL之間，第四晶體管M4的柵極與第一時(shí)鐘信號(hào)端XCK連接；第五晶體管M5連接在第一柵極信號(hào)端VGH與輸出端OUT之間，第五晶體管M5的柵極連接至第二節(jié)點(diǎn)N2 ;第六晶體管M6連接在第七晶體管M7與輸出端OUT之間，第六晶體管M6的柵極連接至第一節(jié)點(diǎn)N1 ;第七晶體管M7連接在第六晶體管M6與檢測(cè)端D0/DE之間且源漏短接，第七晶體管M7的柵極連接至第二節(jié)點(diǎn)N2 ;電容器C1連接在第一節(jié)點(diǎn)N1與輸出端OUT之間。
[0030]具體的，第一晶體管Ml的第一電極與起始信號(hào)端SIN連接，第一晶體管Ml的第二電極連接至第一節(jié)點(diǎn)N1，第一晶體管Ml的柵極與第一時(shí)鐘信號(hào)端XCK連接；第二晶體管M2的第一電極與第二時(shí)鐘信號(hào)端CK連接，第二晶體管M2的第二電極與輸出端OUT連接，第二晶體管M2的柵極連接至第一節(jié)點(diǎn)N1 ;第三晶體管M3的第一電極與第一柵極信號(hào)端VGH連接，第三晶體管M3的第二電極連接至第二節(jié)點(diǎn)N2，第三晶體管M3的柵極與輸出端OUT連接；第四晶體管M4的第一電極連接至第二節(jié)點(diǎn)N2，第四晶體管M4的第二電極與第二柵極信號(hào)端VGL連接，第四晶體管M4的柵極與第一時(shí)鐘信號(hào)端XCK連接；第五晶體管M5的第一電極與第一柵極信號(hào)端VGH連接，第五晶體管M5的第二電極與輸出端OUT連接，第五晶體管M5的柵極連接至第二節(jié)點(diǎn)N2 ;第六晶體管M6的第一電極與第七晶體管M7的第一電極和第二電極連接，第六晶體管M6的第二電極與輸出端OUT連接，第六晶體管M6的柵極連接至第一節(jié)點(diǎn)N1 ;第七晶體管M7的第一電極和第二電極均與檢測(cè)端D0/DE連接，第七晶體管M7的柵極連接至第二節(jié)點(diǎn)N2。
[0031]這里，第一電極和第二電極是不同的電極。例如，當(dāng)?shù)谝浑姌O被設(shè)置為源極時(shí)，第二電極被設(shè)置為漏極。
[0032]優(yōu)選的，所述第一晶體管Ml至第七晶體管M7均為薄膜晶體管。所述第一晶體管Ml至第七晶體管M7可以選用P型薄膜晶體管，也可以選用N型薄膜晶體管。公知的，P型薄膜晶體管在柵極信號(hào)為低電平位時(shí)導(dǎo)通，N型薄膜晶體管在柵極信號(hào)為高電平位時(shí)導(dǎo)通。因此，只要將選擇的晶體管類型與導(dǎo)通電位相匹配即可。
[0033]本實(shí)施例中，所述第一晶體管Ml至第七晶體管M7均為P型薄膜晶體管。
[0034]請(qǐng)繼續(xù)參考圖2，所述GIP檢測(cè)電路100還包括第一檢測(cè)信號(hào)線D0、第二檢測(cè)信號(hào)線DE、第一時(shí)鐘信號(hào)線CLK1以及第二時(shí)鐘信號(hào)線CLK2，每個(gè)檢測(cè)單元10分別與所述第一檢測(cè)信號(hào)線D0、第二檢測(cè)信號(hào)線DE、第一時(shí)鐘信號(hào)線CLK1以及第二時(shí)鐘信號(hào)線CLK2連接。
[0035]其中，所述檢測(cè)單元10的檢測(cè)端D0/DE用于輸出第一檢測(cè)信號(hào)或第二檢