驅(qū)動(dòng)電路、陣列基板及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本申請(qǐng)涉及電子技術(shù)領(lǐng)域，具體涉及電路領(lǐng)域，尤其涉及一種驅(qū)動(dòng)電路、包含該驅(qū) 動(dòng)電路的陣列基板及包含該陣列基板的顯示裝置。
【背景技術(shù)】
[0002] 隨著終端技術(shù)的不斷發(fā)展，各類智能終端所配置的顯示屏幕也不再局限于傳統(tǒng)的 矩形屏幕，而是逐漸向各種非矩形屏幕發(fā)展，以便更好地滿足越來越多樣化的用戶需求。
[0003] 對(duì)于非矩形顯示屏幕來說，每一行像素點(diǎn)的總數(shù)量并不完全相同，因此每一個(gè)像 素行上的驅(qū)動(dòng)負(fù)載也是不同的。由于不同的負(fù)載會(huì)引起不同的信號(hào)延遲，因此會(huì)使得各行 像素顯示不均勻，從而導(dǎo)致非矩形屏幕的顯示效果較差的問題。

【發(fā)明內(nèi)容】

[0004] 鑒于現(xiàn)有技術(shù)中的上述缺陷或不足，期望能夠提供一種能夠均勻顯示的方案。為 了實(shí)現(xiàn)上述一個(gè)或多個(gè)目的，本申請(qǐng)實(shí)施例提供了一種驅(qū)動(dòng)電路、陣列基板及顯示裝置。
[0005] 第一方面，本申請(qǐng)實(shí)施例提供了一種驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路包括:多級(jí)級(jí)聯(lián)的移位 寄存器，每一級(jí)移位寄存器包括多個(gè)晶體管和至少一個(gè)電容器，其中，移位寄存器中至少一 個(gè)晶體管的溝道寬長(zhǎng)比是根據(jù)本級(jí)移位寄存器所驅(qū)動(dòng)的像素行的預(yù)設(shè)的像素個(gè)數(shù)確定的。
[0006] 第二方面，本申請(qǐng)實(shí)施例提供了一種陣列基板，該陣列基板包括像素陣列以及上 述第一方面所提供的驅(qū)動(dòng)電路，其中，像素陣列為非矩形陣列。
[0007] 第三方面，本申請(qǐng)實(shí)施例提供了一種顯示裝置，該顯示裝置包括上述第二方面所 提供的陣列基板。
[0008] 本申請(qǐng)實(shí)施例提供的驅(qū)動(dòng)電路、陣列基板及顯示裝置，可以包括多級(jí)級(jí)聯(lián)的移位 寄存器，每一級(jí)移位寄存器可以分別驅(qū)動(dòng)一行像素。在一級(jí)移位寄存器中，至少一個(gè)晶體管 的溝道寬長(zhǎng)比與所驅(qū)動(dòng)的像素行中預(yù)設(shè)的像素個(gè)數(shù)相關(guān)。由于可以根據(jù)像素行中需要驅(qū)動(dòng) 的像素個(gè)數(shù)調(diào)整晶體管的溝道寬長(zhǎng)比，從而可以優(yōu)化每一級(jí)移位寄存器的輸出能力，改善 驅(qū)動(dòng)電路的驅(qū)動(dòng)能力，最終提高非矩形顯示屏幕的顯示均勻性。
【附圖說明】
[0009] 通過閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本申請(qǐng)的其它 特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯：
[0010] 圖1是本申請(qǐng)驅(qū)動(dòng)電路的一個(gè)實(shí)施例的結(jié)構(gòu)示意圖；
[0011] 圖2是本申請(qǐng)驅(qū)動(dòng)電路的工作時(shí)序圖；
[0012] 圖3是本申請(qǐng)驅(qū)動(dòng)電路的移位寄存器的一個(gè)實(shí)施例的電路示意圖；
[0013] 圖4是本申請(qǐng)陣列基板的一個(gè)實(shí)施例的結(jié)構(gòu)示意圖
[0014] 圖5是本申請(qǐng)顯示裝置的一個(gè)實(shí)施例的結(jié)構(gòu)示意圖；
[0015] 圖6是本申請(qǐng)顯示裝置的另一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0016] 下面結(jié)合附圖和實(shí)施例對(duì)本申請(qǐng)作進(jìn)一步的詳細(xì)說明?？梢岳斫獾氖?，此處所描 述的具體實(shí)施例僅僅用于解釋相關(guān)發(fā)明，而非對(duì)該發(fā)明的限定。另外還需要說明的是，為了 便于描述，附圖中僅示出了與有關(guān)發(fā)明相關(guān)的部分。
[0017] 需要說明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相 互組合。下面將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本申請(qǐng)。
[0018] 請(qǐng)參考圖1，其示出了本申請(qǐng)驅(qū)動(dòng)電路的一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。
[0019] 如圖1所示，本實(shí)施例的驅(qū)動(dòng)電路包括N個(gè)級(jí)聯(lián)的移位寄存器（表示為Stagel、 Stagel"_StageN)和最后一級(jí)的虛擬寄存器(Dummy)。當(dāng)所有的移位寄存器級(jí)聯(lián)在一起后， 可以逐級(jí)打開。該驅(qū)動(dòng)電路的工作時(shí)序如圖2所示，并且同時(shí)參考圖1，當(dāng)外部驅(qū)動(dòng)信號(hào)STP 傳輸至第一級(jí)移位寄存器Stage 1，第一級(jí)移位寄存器Stage 1可以輸出第一行驅(qū)動(dòng)信號(hào)G1。 第一行驅(qū)動(dòng)信號(hào)G1比外部驅(qū)動(dòng)信號(hào)STP延遲一個(gè)時(shí)鐘脈寬。同時(shí)第一行驅(qū)動(dòng)信號(hào)G1可以觸 發(fā)下一級(jí)移位寄存器Stage2打開進(jìn)行工作。當(dāng)下一級(jí)移位寄存器Stage2開始工作時(shí)，則輸 出第二行驅(qū)動(dòng)信號(hào)G2,第二行驅(qū)動(dòng)信號(hào)G2反饋到上一級(jí)移位寄存器Stagel并將其關(guān)斷。以 此類推，每一級(jí)移位寄存器都可以由上一級(jí)移位寄存器輸出的驅(qū)動(dòng)信號(hào)觸發(fā)，并且每一級(jí) 移位寄存器輸出的驅(qū)動(dòng)信號(hào)都比上一級(jí)移位寄存器輸出的驅(qū)動(dòng)信號(hào)延遲一個(gè)時(shí)鐘脈寬。最 后一級(jí)移位寄存器StageN可以由虛擬移位寄存器通過外部關(guān)閉信號(hào)STPB來進(jìn)行關(guān)斷。CKB 和CK為互為反向信號(hào)的兩個(gè)外部時(shí)鐘信號(hào)。
[0020] 本實(shí)施例中的驅(qū)動(dòng)電路可以作為像素薄膜晶體管(TFT)的柵極驅(qū)動(dòng)電路，其輸出 信號(hào)可以用于打開所驅(qū)動(dòng)的某一行像素薄膜晶體管，從而使得對(duì)應(yīng)的源端信號(hào)能夠?qū)懭朐?像素行。每個(gè)移位寄存器可以包括多個(gè)晶體管和至少一個(gè)電容器，其中至少一個(gè)晶體管的 溝道寬長(zhǎng)比是根據(jù)本級(jí)移位寄存器所驅(qū)動(dòng)的像素行的預(yù)設(shè)的像素個(gè)數(shù)確定的。對(duì)于晶體管 來說，溝道的長(zhǎng)度和寬度方向可以反映載流子在迀移過程中被捕獲的幾率，溝道越長(zhǎng)，載流 子被捕獲的幾率越大，溝道越寬，載流子被捕獲的幾率越小。也就是說，溝道寬長(zhǎng)比越大，載 流子越容易漂移，閾值電壓越小，流過溝道的電流越大，晶體管輸出電壓的能力也越強(qiáng)。因 此，可以根據(jù)移位寄存器所驅(qū)動(dòng)的像素行中預(yù)設(shè)的像素個(gè)數(shù)，來確定在該移位寄存器中的 一個(gè)或多個(gè)晶體管的溝道寬長(zhǎng)比，以便根據(jù)像素行的預(yù)設(shè)的像素個(gè)數(shù)調(diào)整移位寄存器的電 壓輸出能力，從而使得被驅(qū)動(dòng)的所有像素行能夠均勻顯示。
[0021] 在本實(shí)施例的一個(gè)可選實(shí)現(xiàn)方式中，溝道寬長(zhǎng)比與像素行的預(yù)設(shè)的像素個(gè)數(shù)正相 關(guān)。當(dāng)像素行中要驅(qū)動(dòng)的像素個(gè)數(shù)不同時(shí)，每一個(gè)像素行上的驅(qū)動(dòng)負(fù)載也是不同的。像素行 中要驅(qū)動(dòng)的像素個(gè)數(shù)越多，其驅(qū)動(dòng)負(fù)載越大，由此引起的信號(hào)延遲也更明顯。為了避免由此 導(dǎo)致的顯示不均勻問題，對(duì)于那些要驅(qū)動(dòng)更多個(gè)像素的像素行，可以提供更大的驅(qū)動(dòng)電壓。 具體地，可以使移位寄存器中一個(gè)或多個(gè)晶體管的溝道寬長(zhǎng)比與其所驅(qū)動(dòng)的像素行的預(yù)設(shè) 的像素個(gè)數(shù)正相關(guān)，也就是像素行的預(yù)設(shè)的像素個(gè)數(shù)越多，則溝道寬長(zhǎng)比越大。需要說明的 是，溝道寬長(zhǎng)比與預(yù)設(shè)的像素個(gè)數(shù)之間的對(duì)應(yīng)關(guān)系可以是線性的也可以是非線性的，本申 請(qǐng)對(duì)此不作限定。
[0022] 在本實(shí)施例的一個(gè)可選實(shí)現(xiàn)方式中，移位寄存器中至少一個(gè)晶體管為上拉晶體 管。在本實(shí)施例中，移位寄存器可以包括多個(gè)晶體管和至少一個(gè)電容器，每個(gè)晶體管可以實(shí) 現(xiàn)不同的功能，例如，電壓的上拉、下拉或保持等。在移位寄存器的輸出端，可以通過一個(gè)上 拉晶體管將移位寄存器的輸出電壓鉗位在高電平，以便移位寄存器輸出能夠輸出驅(qū)動(dòng)電 壓。由于這個(gè)上拉晶體管的上拉能力，可以直接影響到移位寄存器的電壓輸出能力，因此可 以根據(jù)本級(jí)移位寄存器所驅(qū)動(dòng)的像素行的預(yù)設(shè)的像素個(gè)數(shù)，來確定上拉晶體管的溝道寬長(zhǎng) 比。這樣，僅對(duì)上拉晶體管的溝道寬長(zhǎng)比進(jìn)行調(diào)整，而保持其他晶體管的溝道不變，不但可 以實(shí)現(xiàn)提高像素行的顯示均勻性的目的，而且降低了電路的優(yōu)化成本。
[0023]在本實(shí)施例的一個(gè)可選實(shí)現(xiàn)方式中，第N級(jí)移位寄存器中上拉晶體管的溝道寬度 Wn可以由下式確定：
[0025]其中，Wi為第一級(jí)移位寄存器中上拉晶體管的溝道寬度，1^為第一級(jí)移位寄存器所 驅(qū)動(dòng)的第一行像素的總長(zhǎng)度，Ln為第N級(jí)移位寄存器所驅(qū)動(dòng)的第N行像素的總長(zhǎng)度，N為大于 1的正整數(shù)。在本實(shí)施例中，各級(jí)移位寄存器中上拉晶體管的溝道長(zhǎng)度可以是一樣的。這樣， 只要知道第一級(jí)移位寄存器中的溝道寬度，就可以通過上式計(jì)算出每一級(jí)移位寄存器中上 拉晶體管的溝道寬度。需要說明的是，本實(shí)施例中所涉及的某一行像素的總長(zhǎng)度，可以是該 像素行的預(yù)設(shè)的像素個(gè)數(shù)的長(zhǎng)度，而不限定為這一行所有像素的總長(zhǎng)度。
[0026] 下面以一個(gè)具有240個(gè)像素行的圓形屏幕為例，進(jìn)行具體說明。對(duì)于圓形屏幕來 說，其第1個(gè)像素行的總長(zhǎng)度可以等于第240個(gè)像素行的總長(zhǎng)度，第2個(gè)像素行的總長(zhǎng)度可以 等于第239個(gè)像素行的總長(zhǎng)度，……第120個(gè)像素行的總長(zhǎng)度可以等于第121個(gè)像素行的總 長(zhǎng)度。假設(shè)在該圓形屏幕的驅(qū)動(dòng)電路中，每一級(jí)移位寄存器中上拉晶體管的溝道長(zhǎng)度都是 一定的，若第一級(jí)上拉晶體管的溝道寬度為2100μπι，則經(jīng)計(jì)算可以得到第120級(jí)上拉晶體管 的溝道寬度為2300μηι，也可以得到任意一級(jí)移位寄存器中上拉晶體管的溝道寬度。
[0027] 進(jìn)一步參考圖3,其示出了本申請(qǐng)驅(qū)動(dòng)電路的移位寄存器的一個(gè)實(shí)施例的電路示 意圖。
[0028] 如圖3所示，驅(qū)動(dòng)電路中的一個(gè)移位寄存器可以包括:第一晶體管Τ1、第二晶體管 Τ2、第三晶體管Τ3、第四晶體管Τ4、第五晶體管Τ5、第六晶體管Τ6、第七晶體管Τ7、第一電容 器C1和第二電容器C2。
[0029] 第一晶體管Τ1的第二電極與第二晶體管Τ2的第一電極、第三晶體管Τ3的第一電 極、第四晶體管Τ4的柵極、第五晶體管Τ5的柵極交匯，形成Ρ點(diǎn)，第二電容器C2的第一極板連 接至Ρ點(diǎn)。第三晶體管的柵極Τ3與第六晶體管Τ6的柵極、第四晶體管Τ4的第一電極交匯，形 成Q點(diǎn)，第一電容器C1的第一極板連接至Q點(diǎn)。
[0030] 第二電容器C2的第二極板、第五晶體管Τ5的第一電極、第六晶體管Τ6的第一電極、 第七晶體管Τ7的第一電極交匯，形成本級(jí)移位