一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤指一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板。
【背景技術(shù)】
[0002]隨著顯示技術(shù)的飛速發(fā)展，顯示器越來(lái)越向著高集成度和低成本的方向發(fā)展。其ψ ,GOA(Gate Driver on Array，陣列基板行驅(qū)動(dòng))技術(shù)將TFT(Thin Film Transistor，薄膜晶體管)柵極開(kāi)關(guān)電路集成在顯示面板的陣列基板上以形成對(duì)顯示面板的掃描驅(qū)動(dòng)，從而可以省去柵極集成電路(IC,Integrated Circuit)的綁定(Bonding)區(qū)域以及扇出(Fan-out) 區(qū)域的布線空間 ，不僅可以在材料成本和制作工藝兩方面降低產(chǎn)品成本 ，而且可以使顯示面板做到兩邊對(duì)稱和窄邊框的美觀設(shè)計(jì)；并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高了產(chǎn)能和良率。
[0003]—般的柵極驅(qū)動(dòng)電路均是由多個(gè)級(jí)聯(lián)的移位寄存器組成，通過(guò)各級(jí)移位寄存器實(shí)現(xiàn)依次向顯示面板上的各行柵線輸入掃描信號(hào)。但是目前的移位寄存器中開(kāi)關(guān)晶體管的個(gè)數(shù)較多，結(jié)構(gòu)比較復(fù)雜，因此仍會(huì)占用較大的邊框面積。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實(shí)施例提供了一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板，用以實(shí)現(xiàn)一種結(jié)構(gòu)簡(jiǎn)單的移位寄存器。
[0005]本發(fā)明實(shí)施例提供的一種移位寄存器，包括:第一節(jié)點(diǎn)控制模塊，第二節(jié)點(diǎn)控制模塊，第一輸出模塊和第二輸出模塊;其中，
[0006]所述第一節(jié)點(diǎn)控制模塊分別與輸入信號(hào)端、第一時(shí)鐘信號(hào)端、第一參考信號(hào)端、第一節(jié)點(diǎn)和第二節(jié)點(diǎn)相連;所述第一節(jié)點(diǎn)控制模塊用于在所述第一時(shí)鐘信號(hào)端的控制下將所述輸入信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)，在所述第二節(jié)點(diǎn)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；
[0007]所述第二節(jié)點(diǎn)控制模塊分別與第二參考信號(hào)端、第三時(shí)鐘信號(hào)端、所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)相連;所述第二節(jié)點(diǎn)控制模塊用于在所述第三時(shí)鐘信號(hào)端的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)，在所述第一節(jié)點(diǎn)的控制下將所述第三時(shí)鐘信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；
[0008]所述第一輸出模塊分別與所述第一節(jié)點(diǎn)、第二時(shí)鐘信號(hào)端和所述移位寄存器的輸出端相連;所述第一輸出模塊用于在所述第一節(jié)點(diǎn)的控制下將所述第二時(shí)鐘信號(hào)端的信號(hào)提供給所述輸出端，在所述第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)穩(wěn)定所述第一節(jié)點(diǎn)與所述輸出端之間的電壓差；
[0009]所述第二輸出模塊分別與所述第二節(jié)點(diǎn)、所述第一參考信號(hào)端和所述輸出端相連;所述第二輸出模塊用于在所述第二節(jié)點(diǎn)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述輸出端。
[0010]較佳地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一節(jié)點(diǎn)控制模塊包括:第一開(kāi)關(guān)晶體管和第二開(kāi)關(guān)晶體管;其中，
[0011]所述第一開(kāi)關(guān)晶體管，其柵極與所述第一時(shí)鐘信號(hào)端相連，源極與所述輸入信號(hào)端相連，漏極與所述第一節(jié)點(diǎn)相連；
[0012]所述第二開(kāi)關(guān)晶體管，其柵極與所述第二節(jié)點(diǎn)相連，源極與所述第一參考信號(hào)端相連，漏極與所述第一節(jié)點(diǎn)相連。
[0013]較佳地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第二節(jié)點(diǎn)控制模塊包括:第三開(kāi)關(guān)晶體管和第四開(kāi)關(guān)晶體管;其中
[0014]所述第三開(kāi)關(guān)晶體管，其柵極與所述第三時(shí)鐘信號(hào)端相連，源極與所述第二參考信號(hào)端相連，漏極與所述第二節(jié)點(diǎn)相連；
[0015]所述第四開(kāi)關(guān)晶體管，其柵極與所述第一節(jié)點(diǎn)相連，源極與所述第三時(shí)鐘信號(hào)端相連，漏極與所述第二節(jié)點(diǎn)相連。
[0016]較佳地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一輸出模塊包括:第五開(kāi)關(guān)晶體管和第一電容;其中，
[0017]所述第五開(kāi)關(guān)晶體管，其柵極與所述第一節(jié)點(diǎn)相連，源極與所述第二時(shí)鐘信號(hào)端相連，漏極與所述輸出端相連；
[0018]所述第一電容連接于所述第五開(kāi)關(guān)晶體管的柵極與漏極之間。
[0019]較佳地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第二輸出模塊包括:第六開(kāi)關(guān)晶體管;其中，
[0020]所述第六開(kāi)關(guān)晶體管，其柵極與所述第二節(jié)點(diǎn)相連，源極與所述第一參考信號(hào)端相連，漏極與所述輸出端相連。
[0021]較佳地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第二輸出模塊還包括連接于所述第六開(kāi)關(guān)晶體管的柵極與源極之間的第二電容。
[0022]較佳地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所有開(kāi)關(guān)晶體管均為P型晶體管，或所有開(kāi)關(guān)晶體管均為N型晶體管。
[0023]相應(yīng)地，本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的多個(gè)本發(fā)明實(shí)施例提供的上述任一種移位寄存器;其中，
[0024]第一級(jí)移位寄存器的輸入信號(hào)端與起始信號(hào)端相連；
[0025]除第一級(jí)移位寄存器之外，其余各級(jí)移位寄存器的輸入信號(hào)端均與上一級(jí)移位寄存器的輸出端相連。
[0026]相應(yīng)地，本發(fā)明實(shí)施例還提供了一種顯示面板，包括本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路。
[0027]較佳地，在本發(fā)明實(shí)施例提供的上述顯示面板中，還包括:與所述柵極驅(qū)動(dòng)電路中的各級(jí)移位寄存器對(duì)應(yīng)的一行有機(jī)電極發(fā)光像素;其中
[0028]各行所述有機(jī)電致發(fā)光像素在對(duì)應(yīng)的發(fā)光控制端的控制下發(fā)光，且各行所述有機(jī)電致發(fā)光像素對(duì)應(yīng)的發(fā)光控制端與對(duì)應(yīng)級(jí)移位寄存器的第三時(shí)鐘信號(hào)端相連。
[0029]本發(fā)明有益效果如下:
[0030]本發(fā)明實(shí)施例提供的一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板，其中移位寄存器包括:第一節(jié)點(diǎn)控制模塊，第二節(jié)點(diǎn)控制模塊，第一輸出模塊和第二輸出模塊;其中，第一節(jié)點(diǎn)控制模塊用于在第一時(shí)鐘信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)，在第二節(jié)點(diǎn)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第二節(jié)點(diǎn)控制模塊用于在第三時(shí)鐘信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)，在第一節(jié)點(diǎn)的控制下將第三時(shí)鐘信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第一輸出模塊用于在第一節(jié)點(diǎn)的控制下將第二時(shí)鐘信號(hào)端的信號(hào)提供給輸出端，在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)穩(wěn)定第一節(jié)點(diǎn)與輸出端之間的電壓差;第二輸出模塊用于在第二節(jié)點(diǎn)的控制下將第一參考信號(hào)端的信號(hào)提供給輸出端。移位寄存器通過(guò)上述四個(gè)模塊的相互配合，能夠通過(guò)簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)移位輸出的功能，從而可以降低生產(chǎn)成本。
【附圖說(shuō)明】
[0031 ]圖1為本發(fā)明實(shí)施例提供的移位寄存器的結(jié)構(gòu)示意圖；
[0032]圖2a為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖之一；
[0033]圖2b為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖之一；
[0034]圖3a為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖之一；
[0035]圖3b為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖之一；
[0036]圖4a為3a提供的移位寄存器的對(duì)應(yīng)的電路時(shí)序圖；
[0037]圖4b為3b提供的移位寄存器的對(duì)應(yīng)的電路時(shí)序圖；
[0038]圖5為本發(fā)明實(shí)施例提供的移位寄存器的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0039]下面結(jié)合附圖，對(duì)本發(fā)明實(shí)施例提供的移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板的【具體實(shí)施方式】進(jìn)行詳細(xì)的說(shuō)明。
[0040]本發(fā)明實(shí)施例提供的一種移位寄存器，如圖1所示，包括:第一節(jié)點(diǎn)控制模塊11，第二節(jié)點(diǎn)控制模塊12，第一輸出模塊13和第二輸出模塊14;其中，
[0041]第一節(jié)點(diǎn)控制模塊11分別與輸入信號(hào)端Input、第一時(shí)鐘信號(hào)端CK1、第一參考信號(hào)端Vrefl、第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B相連;第一節(jié)點(diǎn)控制模塊11用于在第一時(shí)鐘信號(hào)端CKl的控制下將輸入信號(hào)端Input的信號(hào)提供給第一節(jié)點(diǎn)A，在第二節(jié)點(diǎn)B的控制下將第一參考信號(hào)端Vrefl的信號(hào)提供給第一節(jié)點(diǎn)A;
[0042]第二節(jié)點(diǎn)控制模塊12分別與第二參考信號(hào)端Vref2、第三時(shí)鐘信號(hào)端CK3、第一節(jié)點(diǎn)A和第二節(jié)點(diǎn)B相連;第二節(jié)點(diǎn)控制模塊12用于在第三時(shí)鐘信號(hào)端CK3的控制下將第二參考信號(hào)端Vref2的信號(hào)提供給第二節(jié)點(diǎn)B，在第一節(jié)點(diǎn)A的控制下將第三時(shí)鐘信號(hào)端CK3的信號(hào)提供給第二節(jié)點(diǎn)B;
[0043]第一輸出模塊13分別與第一節(jié)點(diǎn)A、第二時(shí)鐘信號(hào)端CK2和移位寄存器的輸出端Output相連;第一輸出模塊13用于在第一節(jié)點(diǎn)A的控制下將第二時(shí)鐘信號(hào)端CK2的信號(hào)提供給輸出端Output，在第一節(jié)點(diǎn)A處于浮接狀態(tài)時(shí)穩(wěn)定第一節(jié)點(diǎn)A與輸出端Output之間的電壓差;
[0044]第二輸出模塊14分別與第二節(jié)點(diǎn)B、第一參考信號(hào)端Vrefl和輸出端相連Output;第二輸出模塊14用于在第二節(jié)點(diǎn)B的控制下將第一參考信號(hào)端Vrefl的信號(hào)提供給輸出端Output0
[0045]本發(fā)明實(shí)施例提供的上述移位寄存器，包括第一節(jié)點(diǎn)控制模塊，第二節(jié)點(diǎn)控制模塊，第一輸出模塊和第二輸出模塊;其中，第一節(jié)點(diǎn)控制模塊用