顯示設備的制造方法
【專利摘要】公開了一種顯示設備，所述顯示設備可提供柵極信號以使得提供至相鄰柵極線的柵極信號的脈沖寬度彼此重疊，并且同時可最小化由于行存儲器的數量增加而導致的成本增加。所述顯示設備包括顯示面板、柵極驅動器和時序控制器。所述顯示面板包括柵極線、數據線以及設置在所述柵極線與所述數據線之間的交叉區(qū)域處的像素。所述柵極驅動器向所述柵極線提供柵極信號。所述時序控制器將用于控制所述柵極驅動器的操作時序的柵極控制信號提供至所述柵極驅動器，所述柵極控制信號包括起始信號和柵極時鐘信號。每一幀周期包括向柵極線提供柵極信號的有效周期、以及不向柵極線提供柵極信號的垂直消隱周期，并且時序控制器在垂直消隱周期內提供起始信號。
【專利說明】
顯示設備[0001 ] 本申請要求于2015年4月30日提交的韓國專利申請N0.10-2015-0061054的優(yōu)先 權，為了所有目的，通過引用將該專利申請結合在此，如同在這里完全闡述一樣。
技術領域
[0002]本發(fā)明涉及一種顯示設備?！颈尘凹夹g】
[0003]隨著信息社會的發(fā)展，對顯示圖片圖像的顯示設備的各種需求增加。在這方面，近來已使用各種顯示設備，諸如液晶顯示器(LCD)、等離子顯示面板(PDP)和有機發(fā)光顯示 (0LED)裝置。
[0004]顯示設備包括顯示面板、柵極驅動器、數據驅動器和時序控制器。顯示面板包括數據線、柵極線、以及多個像素，所述多個像素形成在數據線與柵極線之間的交叉部分處，并且當柵極信號被提供至柵極線時所述多個像素被提供數據線的數據電壓。像素根據數據電壓發(fā)出具有預定亮度的光。柵極驅動器向柵極線提供柵極信號。數據驅動器包括向數據線提供數據電壓的源極驅動集成電路(下文稱為“1C”)。時序控制器控制柵極驅動器和數據驅動器的操作時序。
[0005]例如，柵極驅動器可以以面板內柵極驅動器(GIP)模式形成在顯示面板的非顯示區(qū)域中。在該情形中，柵極驅動器包括具有多個晶體管的級，并且柵極驅動器根據從時序控制器輸入的起始信號和柵極時鐘信號向柵極線提供用于擺動柵極高電壓和柵極低電壓的柵極信號。
[0006]同時，UHD(超高清，3840X2160)的顯示設備已投入使用。因為在UHD的顯示設備中，在每個像素中充電數據電壓的充電時間不夠，所以柵極驅動器以下述方式提供柵極信號，即，提供至相鄰柵極線的柵極信號的脈沖寬度彼此重疊。在該情形中，因為相鄰柵極時鐘信號的脈沖寬度彼此重疊，所以起始信號和柵極時鐘信號的脈沖寬度較寬。特別是，由于起始信號的脈沖寬度較寬，所以用于延遲被從時序控制器提供至數據驅動器的圖像數據的行存儲器的數量增加。由于行存儲器的數量增加，可能增加制造成本。
【發(fā)明內容】

[0007]因此，本發(fā)明旨在提供一種基本上克服了由于相關技術的限制和缺點而導致的一個或多個問題的顯示設備。
[0008]本發(fā)明的優(yōu)點是提供一種顯示設備，所述顯示設備可提供使得被提供至相鄰柵極線的柵極信號的脈沖寬度彼此重疊的柵極信號并且同時可使由于行存儲器的數量增加導致的成本增加最小。
[0009]在下面的描述中將部分列出本發(fā)明的附加優(yōu)點和特征，這些優(yōu)點和特征的一部分根據下面的解釋對于本領域普通技術人員將變得顯而易見或者可通過本發(fā)明的實施領會至IJ。通過說明書、權利要求書以及附圖中具體指出的結構可實現和獲得本發(fā)明的這些目的和其他優(yōu)點。
[0010]為了實現這些和其他優(yōu)點并且根據本發(fā)明的意圖，如在此具體化和概括描述的那樣，本發(fā)明提供了一種顯示設備，包括:顯示面板，所述顯示面板包括柵極線、數據線以及設置在所述柵極線與所述數據線之間的交叉區(qū)域處的像素;柵極驅動器，所述柵極驅動器向所述柵極線提供柵極信號；和時序控制器，所述時序控制器將用于控制所述柵極驅動器的操作時序的柵極控制信號提供至所述柵極驅動器，所述柵極控制信號包括起始信號和柵極時鐘信號，其中每一幀周期包括向所述柵極線提供所述柵極信號的有效周期、以及不向所述柵極線提供所述柵極信號的垂直消隱周期，并且所述時序控制器在所述垂直消隱周期內提供所述起始信號。此外，所述時序控制器也可在所述有效周期的初始時段處提供所述起始信號。此外，所述時序控制器也可與所述垂直消隱周期同步提供所述起始信號。
[0011]應當理解，本發(fā)明前面的一般性描述和下面的詳細描述都是例示性的和解釋性的，意在對要求保護的本發(fā)明提供進一步的解釋?！靖綀D說明】
[0012]所包括的用以向本發(fā)明提供進一步理解并且并入本申請組成本申請一部分的附圖圖解了本發(fā)明的實施方式，并與說明書一起用于解釋本發(fā)明的原理。在附圖中:
[0013]圖1是圖解根據本發(fā)明實施方式的顯示設備的框圖；
[0014]圖2圖解了當顯示設備由液晶顯示器實現時圖1的像素的示例；[〇〇15]圖3圖解了當顯示設備由有機發(fā)光顯示器實現時圖1的像素的示例；[〇〇16]圖4A和4B是圖解圖1的柵極驅動器的詳細框圖；[〇〇17]圖5圖解了根據本發(fā)明實施方式的時序控制器的結構；
[0018]圖6A和6B是圖解根據本發(fā)明第一實施方式的數據使能信號、輸入至時序控制器的圖像數據、從時序控制器輸出的圖像數據、起始信號、時鐘信號和VDD控制信號的波形；
[0019]圖7A和7B是圖解根據本發(fā)明第二實施方式的數據使能信號、輸入至時序控制器的圖像數據、從時序控制器輸出的圖像數據、起始信號、時鐘信號和VDD控制信號的波形；
[0020]圖8A和8B是圖解根據本發(fā)明第三實施方式的數據使能信號、輸入至時序控制器的圖像數據、從時序控制器輸出的圖像數據、起始信號、時鐘信號和VDD控制信號的波形；
[0021]圖9A和9B是圖解根據本發(fā)明第四實施方式的數據使能信號、輸入至時序控制器的圖像數據、從時序控制器輸出的圖像數據、起始信號、時鐘信號和VDD控制信號的波形；
[0022]圖10A和10B圖解了根據本發(fā)明第一實施方式在第一頻率和第二頻率的情形中，垂直同步信號、有效周期(active per1d)、垂直消隱周期和起始信號的示例；
[0023]圖11A和11B圖解了根據本發(fā)明第二實施方式在第一頻率和第二頻率的情形中，垂直同步信號、有效周期、垂直消隱周期和起始信號的示例；[〇〇24]圖12A和12B圖解了根據本發(fā)明第三實施方式在第一頻率和第二頻率的情形中，垂直同步信號、有效周期、垂直消隱周期和起始信號的示例；
[0025]圖13A和13B圖解了根據本發(fā)明第四實施方式在第一頻率和第二頻率的情形中，垂直同步信號、有效周期、垂直消隱周期和起始信號的示例?！揪唧w實施方式】
[0026]現在將詳細描述本發(fā)明的典型實施方式，在附圖中圖示了這些實施方式的一些例子。盡可能地在整個附圖中使用相同的參考標記表示相同或相似的部分。
[0027]將通過參照附圖描述的下列實施方式闡明本發(fā)明的優(yōu)點和特征以及其實現方法。 然而，本發(fā)明可以以不同的形式實施，不應解釋為限于在此列出的實施方式。而是，提供這些實施方式是為了使該公開內容全面和完整，并將本發(fā)明的范圍充分地傳遞向本領域技術人員。此外，本發(fā)明僅由權利要求的范圍限定。
[0028]為了描述本發(fā)明的實施方式而在附圖中公開的形狀、尺寸、比例、角度和數量僅僅是示例，因而本發(fā)明不限于圖示的細節(jié)。相似的參考標記通篇表示相似的元件。在下面的描述中，當確定相關已知功能或構造的詳細描述會不必要地使本發(fā)明的重點變模糊時，將省略該詳細描述。
[0029]在本說明書中使用“包括”、“具有”和“包含”進行描述的情況下，可添加其他部件， 除非使用了 “僅”。單數形式的術語可包括復數形式，除非有相反指示。
[0030]在解釋一要素時，盡管沒有明確說明，但該要素應解釋為包含誤差范圍。
[0031]在描述位置關系時，例如位置關系被描述為“在……上”、“在……上方”、“在…… 下方”和“在……之后”時，可在兩個部分之間設置一個或多個其他部分，除非使用了“正好” 或“直接”。
[0032]在描述時間關系時，例如，當時間順序被描述為“在……之后”、“隨后”、“接下來” 和“在……之前”時，可包括不連續(xù)的情況，除非使用了“正好”或“直接”。[〇〇33]將理解到，盡管在此可使用術語“第一”、“第二”等來描述各種元件，但這些元件不應被這些術語限制。這些術語僅僅是用來將元件彼此區(qū)分開。例如，在不背離本發(fā)明的范圍的情況下，第一元件可能被稱為第二元件，相似地，第二元件可能被稱為第一元件。[〇〇34] “X軸方向”、“Y軸方向”和“Z軸方向”不應解釋為僅是相互垂直關系的幾何關系，在本發(fā)明的元件可進行功能性操作的范圍內其可具有更廣泛的指向性。[〇〇35]術語“至少一個”應理解為包括相關所列項中的一個或多個的任意和全部組合。例如，“第一項、第二項和第三項中的至少一個”的含義表示選自第一項、第二項和第三項中兩個或更多的所有項的組合、以及第一項、第二項或第三項。[〇〇36]本領域技術人員能夠充分理解，本發(fā)明各實施方式的特征可彼此部分或整體地結合或組合，并且可在技術上彼此進行各種互操作和驅動。本發(fā)明的實施方式可彼此獨立實施，或者以相互依賴的關系共同實施
[0037]下文中，將參照附圖詳細描述本發(fā)明的優(yōu)選實施方式。
[0038]圖1是圖解根據本發(fā)明實施方式的顯示設備的框圖。參照圖1，根據本發(fā)明實施方式的顯示設備包括顯示面板10、柵極驅動器11、數據驅動器20和時序控制器30。
[0039]可以使用通過用于向柵極線G1到Gn提供柵極信號的線掃描來向像素提供數據電壓的每一種顯示設備，來作為根據本發(fā)明實施方式的顯示設備。例如，根據本發(fā)明實施方式的顯示設備可由液晶顯示器、有機發(fā)光顯示器、場發(fā)射顯示器和電泳顯示器的任意一種實現。
[0040]顯示面板10包括數據線D1到Dm(m是2或更大的正整數)、柵極線G1到Gn(n是2或更大的正整數)、以及設置在數據線D1到Dm和柵極線G1到Gn之間的交叉區(qū)域處的像素P。[〇〇41]每個像素P可連接至數據線D1到Dm的任意一條和柵極線G1到Gn的任意一條。由此，當柵極信號被提供至柵極線時，數據線的數據電壓被提供至像素P，并且像素P根據所提供的數據電壓以預定亮度發(fā)出光。
[0042]圖2圖解了當顯示設備由液晶顯示器實現時圖1的像素的示例。如圖2中所示，如果顯示設備由液晶顯示器實現，則每個像素P可包括晶體管T、像素電極11和存儲電容器Cst。 晶體管T響應于第k條柵極線Gk(k是滿足1 < k < n的正整數)的柵極信號，將第j條數據線Dj (j是滿足1 < j的正整數)的數據電壓提供至像素電極11。由此，每個像素P可通過電場驅動液晶層13的液晶分子來控制從背光單元進入的光的透射率，所述電場是通過提供至像素電極11的數據電壓與提供至公共電極12的公共電壓之間的電位差而產生的。從公共電壓線 VcomL向公共電極12提供公共電壓，背光單元布置在顯示面板10下方并且向顯示面板10照射均勻的光。此外，存儲電容器Cst設置在像素電極11與公共電極12之間，存儲電容器Cst均勻地保持像素電極11與公共電極12之間的電壓差。[〇〇43]圖3圖解了當顯示設備由有機發(fā)光顯示器實現時圖1的像素的示例。如圖3中所示， 如果顯示設備由有機發(fā)光顯示器實現，則每個像素P可包括有機發(fā)光二極管0LED、掃描晶體管ST、驅動晶體管DT和存儲電容器Cst。掃描晶體管ST響應于第k條柵極線Gk的柵極信號，將第j條數據線Dj的數據電壓提供至驅動晶體管DT的柵極電極。驅動晶體管DT根據提供至柵極電極的數據電壓控制從高電位電壓線VDDL流到有機發(fā)光二極管0LED的驅動電流。有機發(fā)光二極管0LED設置在驅動晶體管DT與低電位電壓線VSSL之間，并且根據驅動電流發(fā)出具有預定亮度的光。存儲電容器Cst可設置在驅動晶體管DT的柵極電極與高電位電壓線VDDL之間，以均勻地保持驅動晶體管DT的柵極電極的電壓。
[0044]柵極驅動器11連接至柵極線G1到Gn并提供柵極信號。更詳細地說，柵極驅動器11 從時序控制器30接收柵極控制信號GCS并且根據柵極控制信號GCS產生柵極信號，以將產生的柵極信號提供至柵極線G1到Gn。[〇〇45] 如圖1所示，顯示面板10可劃分為顯示區(qū)域DA和非顯示區(qū)域NDA。顯示區(qū)域DA是設置像素P以顯示圖像的區(qū)域。非顯示區(qū)域NDA是設置在顯示區(qū)域DA周圍不顯示圖像的區(qū)域。 柵極驅動器11可以以面板內柵極驅動器(GIP)模式設置在非顯示區(qū)域NDA中。柵極驅動器11 在圖1中設置在顯示區(qū)域DA的一側處，但并不限于此。例如，柵極驅動器11可設置在顯示區(qū)域DA的兩側處。之后將參照圖4A和4B描述柵極驅動器11的詳細描述。[〇〇46] 數據驅動器20連接至數據線D1到Dm。數據驅動器20從時序控制器30接收數字視頻數據DATA和數據控制信號DCS，并且根據數據控制信號DCS將數字視頻數據DATA轉換為模擬數據電壓。數據驅動器20將模擬數據電壓提供至數據線D1到Dm。數據驅動器20可包括一個源極驅動集成電路(下文稱為“源極驅動1C")或多個源極驅動1C。
[0047]時序控制器30從外部系統(tǒng)板(未示出)接收視頻數據(圖像數據)DATA和時序信號 TS。時序信號TS可包括垂直同步信號、水平同步信號、數據使能信號和點時鐘。時序控制器 30基于時序信號TS產生用于控制柵極驅動器11的操作時序的柵極控制信號GCS和用于控制數據驅動器20的操作時序的數據控制信號DCS，并將柵極控制信號GCS和數據控制信號DCS 分別提供至柵極驅動器11和數據驅動器20。[〇〇48]如圖1中所示，柵極控制信號GCS可包括起始信號VST和柵極時鐘信號GCLKS。之后將參照圖6A和6B詳細描述起始信號VST和柵極時鐘信號GCLKS。[〇〇49]時序控制器30將視頻數據DATA和數據控制信號DCS提供至數據驅動器20。時序控制器30經由電平轉換器40將起始信號VST和柵極時鐘信號GCLKS提供至柵極驅動器11。
[0050]電平轉換器40改變擺動寬度，以將在第一電平電壓VI和第二電平電壓V2之間擺動的起始信號VST和柵極時鐘信號GCLKS變?yōu)樵跂艠O低電壓VGL和柵極高電壓VGH之間擺動。如果時序控制器30產生在柵極低電壓VGL和柵極高電壓VGH之間擺動的起始信號VST和柵極時鐘信號GCLKS，會發(fā)生功耗增加的問題。因此，時序控制器30可產生在比柵極低電壓VGL與柵極高電壓VGH之間的電壓寬度小的第一電平電壓VI和第二電平電壓V2之間擺動的起始信號 VST和柵極時鐘信號GCLKS，由此可降低功耗。
[0051]圖4A和4B是圖解圖1的柵極驅動器的詳細框圖。為便于描述，圖4A中僅顯示出第一到第三級ST1、ST2和ST3以及第一虛擬級DST1和第二虛擬級DST2。此外，為便于描述，圖4B中僅顯示出第P-1級STp-1和第p級STp(p是滿足1 <p<2n的正整數)以及第三到第六虛擬級 DST3到DST6。[〇〇52]如圖4A和4B中所示，在柵極驅動器11中設置有被提供起始信號VST的起始信號線 VSTL以及被提供第一到第八柵極時鐘信號(以下稱為時鐘信號)GCLK1到GCLK8的柵極時鐘信號線CL1到CL8(以下稱為時鐘線)。起始信號VST和第一到第八柵極時鐘信號GCLK1到 GCLK8是從時序控制器30提供的柵極控制信號GCS。[〇〇53]在下面的描述中，“前端級”表示位于參考級前方的級，“后端級”表示位于參考級后方的級。例如，第三級ST3的前端級表示第一級ST1和第二級ST2,第三級ST3的后端級表示第四到第P級ST4到STp。[〇〇54]柵極驅動器11的第q級STq(q是滿足1 < q < p的正整數)連接至第2q_l條柵極線 G2q_l和第2q條柵極線G2q。因此，第q級STq向第2q_l條柵極線G2q_l和第2q條柵極線G2q的每一條輸出柵極信號。虛擬級DST1到DST6不將輸出信號輸出至柵極線。就是說，虛擬級DST1 到DST2將輸出信號作為進位信號輸出至后端級的起始端STE1和STE2，而虛擬級DST3到DST6 將輸出信號作為進位信號輸出至前端級的復位端RT1和RT2和后端級的起始端STE1和STE2。 [〇〇55] 虛擬級DST1到DST6和級ST1到STp中的每一個級包括第一起始端STE1和第二起始端STE2、第一復位端RT1和第二復位端RT2、第一時鐘端CT1和第二時鐘端CT2、初始化端IT、 以及第一輸出端0T1和第二輸出端0T2。[〇〇56] 級ST1到STp和第三到第六虛擬級DST3和DST6中的每一個級的第一起始端STE1可連接至前端級的第一輸出端0T1。例如，第q級STq的第一起始端STE1可連接至第(q-2)級 STq-2的第一輸出端0T1。第一虛擬級DST1和第二虛擬級DST2中的每一個級的第一起始端 STE1和第二起始端STE2可連接至起始信號線VSTL。[〇〇57] 級ST1到STp和第三到第六虛擬級DST3和DST6中的每一個級的第二起始端STE2可連接至前端級的第二輸出端0T2。例如，第q級STq的第二起始端STE2可連接至第(q-2)級 STq-2的第二輸出端0T2。第一虛擬級DST1和第二虛擬級DST2中的每一個級的第二起始端 STE2也可連接至起始信號線VSTL。[〇〇58] 級ST1到STp和第一到第四虛擬級DST1和DST4中的每一個級的第一復位端RT1可連接至后端級的第一輸出端0T1。例如，第q級STq的第一復位端RT1可連接至第(q+2)級STq+2 的第一輸出端0T1。因為在第五虛擬級DST5和第六虛擬級DST6處不存在后端級，所以第五虛擬級DST5和第六虛擬級DST6中的每一個級的第一復位端RT1不連接至后端級的第一輸出端 OT1〇
[0059]級ST1到STp和第一到第四虛擬級DST1和DST4中的每一個級的第二復位端RT2可連接至后端級的第二輸出端0T2。例如，第q級STq的第二復位端RT2可連接至第(q+2)級STq+2 的第二輸出端0T2。因為在第五虛擬級DST5和第六虛擬級DST6處不存在后端級，所以第五虛擬級DST5和第六虛擬級DST6中的每一個級的第二復位端RT2不連接至后端級的第二輸出端 0T2〇
[0060]級ST1到STp中的每一個級的第一時鐘端CT1和第二時鐘端CT2的每一個分別連接至時鐘線CL1到CL8中的任意一個。優(yōu)選地，時鐘線CL1到CL8所傳送的時鐘信號是相位按順序被延遲的1-相位(i是4或更大的自然數)時鐘信號，以在高速驅動期間獲得充分的充電時間。在本發(fā)明的實施方式中，盡管時鐘信號是相位如圖6A和6B中所示桉順序被延遲的、重疊多達預定個周期的8-相位時鐘信號，但應當注意時鐘信號不限于圖6A和6B的示例。每個時鐘信號以預定周期在柵極高電壓VGH與柵極低電壓VGL之間擺動。
[0061]級ST1到STp中的每一個級的第一時鐘端CT1和第二時鐘端CT2連接至彼此不同的各自時鐘線。因此，不同的時鐘信號被輸入至級ST1到STp中的每一個級的第一時鐘端CT1和第二時鐘端CT2。例如，如圖4A中所示，第一級ST1的第一時鐘端CT1連接至第五時鐘線CL5， 并且其第二時鐘端CT2連接至第六時鐘線CL6。在該情形中，第二級ST2的第一時鐘端CT1連接至第七時鐘線CL7,并且其第二時鐘端CT2連接至第八時鐘線CL8。[〇〇62]各時鐘線所傳送的時鐘信號按順序被提供至級ST1到STp的第一時鐘端CT1和第二時鐘端CT2。例如，如圖4A中所示，第一級ST1的第一時鐘端CT1連接至第一時鐘線CL1，以接收第一時鐘信號GCLK1，并且其第二時鐘端CT2連接至第二時鐘線CL2,以接收第二時鐘信號 GCLK2。第二級ST1的第一時鐘端CT1連接至第三時鐘線CL3,以接收第三時鐘信號GCLK3,并且其第二時鐘端CT2連接至第四時鐘線CL4,以接收第四時鐘信號GCLK4。[〇〇63]級ST1到STp中的每一個級的第一輸出端0T1連接至奇數柵極線，并且其第二輸出端0T2連接至偶數柵極線。例如，第q級STq的第一輸出端0T1連接至第2q_l條柵極線G2q_l， 并且其第二輸出端連接至第2q條柵極線G2q。從起始信號線VSTL輸入至第一虛擬級DST1和第二虛擬級DST2中的每一個級的第一起始端STE1和第二起始端STE2的起始信號VST，將第一虛擬級DST1和第二虛擬級DST2中的每一個級上拉。因此，第一虛擬級DST1和第二虛擬級 DST2中的每一個級將輸入至第一時鐘端CT1的時鐘信號輸出至第一輸出端0T1，并且將輸入至第二時鐘端CT2的時鐘信號輸出至第二輸出端0T2。從第一虛擬級DST1和第二虛擬級DST2 中的每一個級的后端級的第一輸出端0T1和第二輸出端0T2輸入至第一虛擬級DST1和第二虛擬級DST2中的每一個級的第一復位端RT1和第二復位端RT2的輸出信號，將第一虛擬級 DST1和第二虛擬級DST2中的每一個級下拉。如圖4A中所示，第一虛擬級DST1的后端級可以是第一級ST1，第二虛擬級DST2的后端級可以是第二級ST2。如圖4A中所示，可不向第一虛擬級DSI1和第二虛擬級DST2的初始化端IT施加信號。[〇〇64]從級ST1到STp中的每一個級的前端級的第一輸出端0T1和第二輸出端0T2輸入至級ST1到STp中的每一個級的第一起始端STE1和第二起始端STE2的輸出信號(前端進位信號)，將級ST1到STp中的每一個級上拉。因此，級ST1到STp中的每一個級將輸入至第一時鐘端CT1的時鐘信號輸出至第一輸出端，并且將輸入至第二時鐘端CT2的時鐘信號輸出至第二輸出端0T2。如圖4A中所示，第一級ST1的前端級可以是第一虛擬級DST1，第二級ST2的前端級可以是第二虛擬級DST2。除第一級ST1和第二級ST2之外的第q級STq的前端級可以是第(q-2)級STq-2。從級ST1到STp中的每一個級的后端級的第一輸出端OT1和第二輸出端0T2輸入至第一復位端RT1和第二復位端RT2的輸出信號，將級ST1到STp中的每一個級下拉。如圖 4B中所示，第(n-1)級STn-1的后端級可以是第三虛擬級DST3,第n級STn的后端級可以是第四虛擬級DST4。可通過輸入至級ST1到STp中的每一個級的初始化端IT的起始信號線VSTL的起始信號VST下拉級ST1到STp中的每一個級，將級ST1到STp中的每一個級初始化。[〇〇65]從第三到第六虛擬級DST3和DST6中的每一個級的前端級的第一輸出端0T1和第二輸出端0T2輸入至第三到第六虛擬級DST3和DST6中的每一個級的第一起始端STE1和第二起始端STE2的輸出信號，將第三到第六虛擬級DST3和DST6中的每一個級上拉。因此，第三到第六虛擬級DST3和DST6中的每一個級將輸入至第一時鐘端CT1的時鐘信號輸出至第一輸出端，并且將輸入至第二時鐘端CT2的時鐘信號輸出至第二輸出端0T2。如圖4B中所示，第三虛擬級DST3的前端級可以是第(n-1)級STn-1。第四虛擬級DST4的前端級可以是第n級STn。第五虛擬級DST5的前端級可以是第三虛擬級DST3。第六虛擬級DST6的前端級可以是第四虛擬級DST4。從第三虛擬級DST3和第四虛擬級DST4的后端級的第一輸出端0T1和第二輸出端0T2 輸入至第三虛擬級DST3和第四虛擬級DST4的第一復位端RT1和第二復位端RT2的輸出信號， 將第三虛擬級DST3和第四虛擬級DST4下拉。如圖4B中所示，第三虛擬級DST3的后端級可以是第五虛擬級DST5,第四虛擬級DST4的后端級可以是第六虛擬級DST6。如圖4B中所示，可不向第五虛擬級DST5和第六虛擬級DST6的第一復位端RT1和第二復位端RT2施加信號?？赏ㄟ^輸入至第三到第六虛擬級DST3和DST6中的每一個級的初始化端IT的起始信號線STL的起始信號VST下拉第三到第六虛擬級DST3和DST6中的每一個級，將第三到第六虛擬級DST3和 DST6中的每一個級初始化。
[0066]如上所述，通過起始信號線VSTL的起始信號VST，按順序將柵極驅動器11的虛擬級 DST1到DST6和級ST1到STp下拉，以將輸入至時鐘端CT1和CT2的柵極時鐘信號按順序輸出， 由此向柵極線輸出柵極信號。就是說，起始信號VST用于使柵極驅動器11的第一虛擬級DST1 和第二虛擬級DST2、級ST1到STp以及第三到第六虛擬級DST3和DST6按順序產生輸出。此外， 起始信號VST充當用于將級ST1到STp和第三到第六虛擬級DST3和DST6中的每一個級初始化為下拉狀態(tài)的初始化信號。
[0067]圖5圖解了根據本發(fā)明實施方式的時序控制器的結構。參照圖5,根據本發(fā)明第一實施方式的時序控制器30包括第一計數器110、第二計數器120和起始信號發(fā)生器130。時序控制器30可接收數據使能信號DE，并根據數據使能信號DE產生和輸出起始信號VST。[〇〇68]第一計數器110接收數據使能信號DE。第一計數器110對數據使能信號DE的上升沿或下降沿計數。上升沿表示數據使能信號DE從第一電平電壓VI上升至第二電平電壓V2的時段。下降沿表示數據使能信號DE從第二電平電壓V2下降至第一電平電壓VI的時段。第一電平電壓VI可以是0V，第二電平電壓V2可以是3.3V。
[0069]如果計數值小于預定的第一值，則第一計數器110可輸出具有第一電平電壓VI的第一計數信號CS1，而如果計數值大于預定的第一值，則第一計數器110可輸出具有第二電平電壓V2的第一計數信號CS1。第一計數器110可與每一幀周期的開始同時將計數值初始化。
[0070]第二計數器120接收數據使能信號DE，并且對數據使能信號DE的上升沿或下降沿計數。如果計數值小于預定的第二值，則第二計數器120可輸出具有第一電平電壓VI的第二計數信號CS2,而如果計數值大于預定的第二值，則第二計數器120可輸出具有第二電平電壓V2的第二計數信號CS2。第二計數器120可與每一幀周期的開始同時將計數值初始化。 [〇〇71]可選擇地，代替數據使能信號DE，時序控制器30可接收垂直同步信號Vsync，并根據垂直同步信號Vsync產生和輸出起始信號VST。
[0072]在該情形中，第一計數器110對垂直同步信號Vsync的下降沿計數。下降沿表示垂直同步信號Vsync從第二電平電壓V2下降至第一電平電壓VI的時段。如果計數值小于預定的第一值，則第一計數器110可輸出具有第一電平電壓VI的第一計數信號CS1，而如果計數值大于預定的第一值，則第一計數器110可輸出具有第二電平電壓V2的第一計數信號CS1。 第一計數器110可與每一幀周期的開始同時將計數值初始化。[〇〇73]第二計數器120對垂直同步信號Vsync的上升沿計數。上升沿表示垂直同步信號 Vsync從第一電平電壓VI上升至第二電平電壓V2的時段。如果計數值小于預定的第二值，則第二計數器120可輸出具有第一電平電壓VI的第二計數信號CS2,而如果計數值大于預定的第二值，則第二計數器120可輸出具有第二電平電壓V2的第二計數信號CS2。第二計數器120 可與每一幀周期的開始同時將計數值初始化。[〇〇74]起始信號發(fā)生器130從第一計數器110接收第一計數信號CS1，并從第二計數器120 接收第二計數信號CS2。此外，起始信號發(fā)生器130從電源(未示出)接收第一電平電壓VI和第二電平電壓V2。
[0075]如果具有第一電平電壓VI的第一計數信號CS1被輸入至起始信號發(fā)生器130,則起始信號發(fā)生器130輸出具有第一電平電壓VI的起始信號VST。如果具有第二電平電壓V2的第一計數信號CS1被輸入至起始信號發(fā)生器130,則起始信號發(fā)生器130輸出具有第二電平電壓V2的起始信號VST。如果具有第一電平電壓VI的第二計數信號CS2被輸入至起始信號發(fā)生器130、同時具有第二電平電壓V2的第一計數信號CS1被輸入至起始信號發(fā)生器130,則起始信號發(fā)生器130繼續(xù)輸出具有第二電平電壓V2的起始信號VST。如果即使具有第二電平電壓 V2的第一計數信號CS1被輸入至起始信號發(fā)生器130、但具有第二電平電壓V2的第二計數信號CS2被輸入至起始信號發(fā)生器130,則起始信號發(fā)生器130輸出第一電平電壓VI的起始信號VST。同時，在第一電平電壓VI與第二電平電壓V2之間擺動的起始信號VST可通過圖1的電平轉換器40變?yōu)槿鐖D6到圖9A和9B中所示在柵極低電壓VGL與柵極高電壓VGH之間擺動。 [〇〇76]如上所述，在本發(fā)明的實施方式中，時序控制器可根據數據使能信號DE或垂直同步信號Vsync產生起始信號VST。就是說，在根據本發(fā)明實施方式中，可根據數據使能信號DE 或垂直同步信號Vsync來確定在起始信號VST中從柵極低電壓VGL至柵極高電壓VGH的上升時段以及從柵極高電壓VGH至柵極低電壓VGL的下降時段。[〇〇77]圖6A和6B是圖解根據本發(fā)明第一實施方式的數據使能信號、輸入至時序控制器的圖像數據、從時序控制器輸出的圖像數據、起始信號、時鐘信號和VDD控制信號的波形。
[0078]每一個幀周期包括向柵極線提供柵極信號的有效周期ACT、以及不向柵極線提供柵極信號的垂直消隱周期VBI。圖6A和6B中顯示出第(N-1)幀周期的有效周期ACT和垂直消隱周期VBI以及第N幀周期的有效周期ACT。在圖6A和6B中，為了便于描述，基于mXn描述了顯示面板10的分辨率。在該情形中，1個幀周期的有效周期可包括n個水平周期。[〇〇79]參照圖6A和6B，數據使能信號DE包括在輸入圖像數據的周期產生的真實數據使能信號R1到Rn以及在不輸入圖像數據的周期產生的虛擬數據使能信號D1到Dx(x是2或更大的正整數)。數據使能信號的1個脈沖周期可大致與一個水平周期相同。
[0080]圖像數據DI1到Din通過與真實數據使能信號R1到Rn同步而輸入至時序控制器30。 圖像數據D01到DOn通過比輸入至時序控制器30的圖像數據DI1到Din延遲多達預定個水平周期而從時序控制器30輸出。在圖6A和6B中，從時序控制器30輸出的圖像數據D01到DOn比輸入至時序控制器30的圖像數據DI1到Din延遲多達九個水平周期9H。[〇〇811如參照圖5所述，根據數據使能信號DE來確定在起始信號VST中從柵極低電壓VGL 至柵極高電壓VGH的上升時段以及從柵極高電壓VGH至柵極低電壓VGL的下降時段。下文中， 將詳細描述如圖6A和6B中所示在第N幀周期的第一真實數據使能信號R1的上升沿處，起始信號VST從柵極低電壓VGL上升至柵極高電壓VGH，并且在第N幀周期的第四真實數據使能信號R4的上升沿處，起始信號VST從柵極高電壓VGH下降至柵極低電壓VGL。在該情形中，圖6A 和6B中所示的起始信號VST是當圖5的第一計數器110的第一值為“1”且第二計數器120的第二值為“4”時從圖5的起始信號發(fā)生器130輸出的信號。在圖6A和6B中，起始信號VST的脈沖寬度對應于3個水平周期3H。
[0082]如果圖5中的第一計數器110的第一值為“1”，則第一計數器110可在與第N幀周期的第一數據使能信號DE對應的第一真實數據使能信號R1的上升沿處輸出具有第二電平電壓V2的第一計數信號CS1。如果具有第二電平電壓V2的第一計數信號CS1被輸入至起始信號發(fā)生器130,則起始信號發(fā)生器130輸出具有第二電平電壓V2的起始信號VST。具有第二電平電壓V2的起始信號VST可通過圖1的電平轉換器40變?yōu)榫哂袞艠O高電壓VGH的起始信號VST， 然后輸出至柵極驅動器11。[〇〇83]如果圖5中的第二計數器120的第二值為“4”，則第二計數器120可在與第N幀周期的第四數據使能信號DE對應的第四真實數據使能信號R4的上升沿處輸出具有第二電平電壓V2的第二計數信號CS2。如果具有第二電平電壓V2的第二計數信號CS2被輸入至起始信號發(fā)生器130,則起始信號發(fā)生器130輸出具有第一電平電壓VI的起始信號VST。具有第一電平電壓VI的起始信號VST可通過圖1的電平轉換器40變?yōu)榫哂袞艠O低電壓VGL的起始信號VST， 然后輸出至柵極驅動器11。
[0084]柵極時鐘信號GCLK1到GCLK8可以是相位按順序被延遲的8-相位時鐘信號。如圖6A 和6B中所示，柵極時鐘信號GCLK1到GCLK8的每一個在四個水平周期4H期間作為柵極高電壓 VGH產生，并且在四個水平周期4H期間作為柵極低電壓VGL產生。在該情形中，如圖6A和6B中所示，相鄰柵極時鐘信號的重疊的脈沖寬度可對應于三個水平周期3H。如圖4A和4B中所示， 因為級ST1到STp輸出了按順序輸入且被前端進位信號上拉后的柵極時鐘信號，所以如果相鄰柵極時鐘信號的脈沖寬度重疊，則由級ST1到STp輸出至相鄰柵極線的柵極信號也重疊。
[0085]柵極時鐘信號GCLK1到GCLK8包括在每一幀周期的有效周期ACT的初化周期處提供至圖4A的第一虛擬級DST1和第二虛擬級DST2的虛擬時鐘信號DCLK1到DCLK4。此外，柵極時鐘信號GCLK1到GCLK8包括在垂直消隱周期VBI以及每一幀周期的有效周期ACT的末尾時段處提供至圖4B的第三到第六虛擬級DST3到DST6的虛擬時鐘信號DCLK5到DCLK12。[〇〇86]同時，第一柵極信號GS1應當由數據驅動器20根據作為第一數據電壓而提供的第一圖像數據T01的時序來提供。就是說，如圖6A和6B中所示，為了將第一柵極信號GS1與第一數據電壓的時序相匹配，柵極時鐘信號GCLK1到GCLK8設定為在起始信號VST從柵極高電壓 VGH下降至柵極低電壓VGL之后的幾個水平周期內產生。
[0087] VDD控制信號VDD_E0是用于控制在奇數幀周期提供奇數VDD電壓、以及在偶數幀周期提供偶數VDD電壓的信號。圖4A和4B中的級ST1到STp和虛擬級DST1到DST6中的每一個級接收奇數VDD電壓和偶數VDD電壓中的任意一個。為了防止圖4A和4B中的級ST 1到STp和虛擬級DST1到DST6中包括的晶體管被VDD電壓劣化，在奇數幀周期提供奇數VDD電壓，而在偶數幀周期提供偶數VDD電壓。VDD控制信號VDD_E0在每一幀周期的垂直消隱周期VBI作為柵極低電壓VGL而產生。VDD控制信號VDD_E0是在完成了柵極時鐘信號GCLK1到GCLK8的提供之后，作為柵極低電壓VGL而產生。如果完成了柵極時鐘信號GCLK1到GCLK8的提供，則柵極時鐘信號GCLK1到GCLK8作為柵極低電壓VGL而產生。[〇〇88]同時，將詳細描述在圖6A和6B中從時序控制器30輸出的圖像數據D01到DOn比輸入至時序控制器30的圖像數據DI1到Din延遲多達九個水平周期9H的原因。
[0089]在每一幀周期的有效周期ACT的初始時段處，時序控制器30提供起始信號VST，其中起始信號VST作為柵極高電壓VGH而產生。因此，從時序控制器30輸出的圖像數據D01到 DOn應當比輸入至時序控制器30的圖像數據DI1到Din延遲多達與起始信號VST的脈沖寬度對應的三個水平周期3H。此外，相鄰柵極信號的脈沖寬度重疊，以防止UHD的顯示設備中的數據電壓充電時間減小。由于該原因，從時序控制器30輸出的圖像數據D01到DOn應當比輸入至時序控制器30的圖像數據DI1到Din延遲多達與相鄰柵極時鐘信號GCLK1到GCLK8的重疊的脈沖寬度對應的三個水平周期3H。從時序控制器30輸出的圖像數據DO 1到DOn應當比輸入至時序控制器30的圖像數據DI1到Din延遲多達用于驅動圖4A中所示的第一虛擬級DST1 和第二虛擬級DST2的四個水平周期4H。就是說，從時序控制器30輸出的圖像數據D01到DOn 應當比輸入至時序控制器30的圖像數據DI1到Din延遲多達十個水平周期10H?？赏ㄟ^將與起始信號VST的脈沖寬度對應的三個水平周期3H、與相鄰柵極時鐘信號GCLK1到GCLK8的重疊的脈沖寬度對應的三個水平周期3H、以及用于驅動第一虛擬級DST1和第二虛擬級DST2的四個水平周期4H相加而獲得十個水平周期10H。
[0090]然而，數據驅動器20包括用于延遲1個水平周期1H的行緩沖器。因此，因為在數據驅動器20中延遲了 1個水平周期1H，所以從時序控制器30輸出的圖像數據D01到DOn比輸入至時序控制器30的圖像數據DI1到Din延遲多達9個水平周期9H。就是說，在本發(fā)明的第一實施方式中，從時序控制器30輸出的圖像數據D01到DOn應當比輸入至時序控制器30的圖像數據DI1到Din延遲多達九個水平周期9H。因此，可通過與提供至圖1的第一柵極線G1的柵極信號同步來輸出數據電壓。
[0091]在一個水平周期1H內將數據電壓提供至1個水平行的像素。就是說，一個水平行的像素是指連接至第一柵極線的像素。行存儲器是指通過延遲圖像數據而使時序控制器30能夠輸出所述圖像數據所需的存儲器，所述圖像數據是將被提供至一個水平行的像素的圖像數據。因此，時序控制器30需要九個行存儲器，以通過將圖像數據延遲多達九個水平周期9H 來輸出圖像數據。然而，如果行存儲器的數量增加，則由于部件的成本增加，導致顯示設備的成本增加，由此需要減少行存儲器的數量。下文中，將參照圖7A和7B到圖9A和9B描述用于減少行存儲器的數量的方法。
[0092]圖7A和7B是圖解根據本發(fā)明第二實施方式的數據使能信號、輸入至時序控制器的圖像數據、從時序控制器輸出的圖像數據、起始信號、時鐘信號和VDD控制信號的波形。 [〇〇93]圖7A和7B中顯示出第(N-1)幀周期的有效周期ACT和垂直消隱周期VBI以及第N幀周期的有效周期ACT。在圖7A和7B中，為了便于描述，基于mXn描述了顯示面板10的分辨率。 在該情形中，一個幀周期的有效周期可包括n個水平周期。[〇〇94]圖7A和7B中所示的數據使能信號DE、柵極時鐘信號GCLK1到GCLK8以及VDD控制信號VDD_E0大致與圖6A和6B中所示的相同。因此，將省略圖7A和7B中所示的數據使能信號DE、 柵極時鐘信號GCLK1到GCLK8以及VDD控制信號VDD_E0的詳細描述。[〇〇95]圖像數據DI1到Din通過與真實數據使能信號R1到Rn同步而輸入至時序控制器30。 圖像數據D01到DOn通過比輸入至時序控制器30的圖像數據DI1到Din延遲多達預定個水平周期而從時序控制器30輸出。在圖7A和7B中，從時序控制器30輸出的圖像數據D01到DOn比輸入至時序控制器30的圖像數據DI1到Din延遲多達六個水平周期6H。[〇〇96]如參照圖5所述，根據數據使能信號DE來確定在起始信號VST中從柵極低電壓VGL 至柵極高電壓VGH的上升時段以及從柵極高電壓VGH至柵極低電壓VGL的下降時段。下文中， 將詳細描述如圖7A和7B中所示在第(N-1)幀周期的第y虛擬數據使能信號Dy(y是滿足2<y <x-3的正整數)的上升沿處，起始信號VST從柵極低電壓VGL上升至柵極高電壓VGH。此外， 將詳細描述如圖7A和7B中所示在第(N-1)周期的第(y+3)虛擬數據使能信號Dy+3的上升沿處，起始信號VST從柵極高電壓VGH下降至柵極低電壓VGL。在該情形中，圖7A和7B中所示的起始信號VST是當圖5的第一計數器110的第一值為“n+y”且第二計數器120的第二值為“n+y +3”時從圖5的起始信號發(fā)生器130輸出的信號。在圖7A和7B中，起始信號VST的脈沖寬度為3 個水平周期3H。[〇〇97]如果圖5中的第一計數器110的第一值為“n+y”，則第一計數器110可在與第(N-1) 幀周期的第(n+y)數據使能信號DE對應的第y虛擬數據使能信號Dy的上升沿處輸出具有第二電平電壓V2的第一計數信號CS1。如果具有第二電平電壓V2的第一計數信號CS1被輸入至起始信號發(fā)生器130,則起始信號發(fā)生器130輸出具有第二電平電壓V2的起始信號VST。具有第二電平電壓V2的起始信號VST可通過圖1的電平轉換器40變?yōu)榫哂袞艠O高電壓VGH的起始信號VST，然后輸出至柵極驅動器11。[〇〇98]如果圖5中的第二計數器120的第二值為“n+y+3”，則第二計數器120可在與第(N-1)幀周期的第(n+y+3)數據使能信號DE對應的第(y+3)虛擬數據使能信號Dy+3的上升沿處輸出具有第二電平電壓V2的第二計數信號CS2。如果具有第二電平電壓V2的第二計數信號 CS2被輸入至起始信號發(fā)生器130,則起始信號發(fā)生器130輸出具有第一電平電壓VI的起始信號VST。具有第一電平電壓VI的起始信號VST可通過圖1的電平轉換器40變?yōu)榫哂袞艠O低電壓VGL的起始信號VST，然后輸出至柵極驅動器11。[〇〇99]同時，將詳細描述在圖7A和7B中從時序控制器30輸出的圖像數據D01到DOn比輸入至時序控制器30的圖像數據DI1到Din延遲多達六個水平周期6H的原因。
[0100]從時序控制器30輸出的圖像數據D01到DOn應當比輸入至時序控制器30的圖像數據DI1到Din延遲多達與相鄰柵極時鐘信號GCLK1到GCLK8的重疊的脈沖寬度對應的三個水平周期3H以及用于驅動圖4A中所示的第一虛擬級DST1和第二虛擬級DST2的四個水平周期 4H。圖7A和7B中圖像數據D01到DOn的延遲輸出大致與圖6A和6B中的相同。此外，在圖7A和7B 中，以與圖6A和6B中所述相同的方式，數據驅動器20包括用于延遲1個水平周期1H的行緩沖器。[〇1〇1 ]然而，在如圖6A和6B所不的本發(fā)明的第一實施方式中，起始信號VST是在每一幀周期的有效周期ACT的初始時段處作為柵極高電壓VGH而產生的。相比之下，在如圖7A和7B所示的本發(fā)明的第二實施方式中，在每一幀周期的垂直消隱周期VBI內，時序控制器30提供起始信號VST，其中起始信號VST是作為柵極高電壓VGH而產生的。因此，如果如圖7A和7B所示起始信號VST在垂直消隱周期VBI內作為柵極高電壓VGH而產生，則從時序控制器30輸出的圖像數據DOl到DOn不必比輸入至時序控制器30的圖像數據DIl到DIn延遲。結果，在本發(fā)明的第二實施方式中，從時序控制器30輸出的圖像數據DOl到DOn不必延遲多達與起始信號VST的脈沖寬度對應的三個水平周期3H。因此，與輸入至時序控制器30的圖像數據D11到DI η相比，從時序控制器30輸出的圖像數據DOl到DOn的延遲輸出周期可減少多達三個水平周期3Η，就是說，從九個水平周期9Η減少至六個水平周期6Η。就是說，從時序控制器30輸出的圖像數據DOl到DOn比輸入至時序控制器30的圖像數據DIl到DIn延遲多達六個水平周期6Η。
[0102]如上所述，在圖6Α和6Β所示的本發(fā)明的第一實施方式中，時序控制器30需要九個行存儲器，以通過將圖像數據延遲多達九個水平周期9Η來輸出圖像數據。相比之下，在圖7Α和7Β所示的本發(fā)明的第二實施方式中，時序控制器30通過將圖像數據延遲多達六個水平周期6Η來輸出圖像數據，由此需要六個行存儲器。就是說，在本發(fā)明的第二實施方式中，起始信號VST可在垂直消隱周期VBI內作為柵極高電壓VGH而產生，由此與圖6Α和6Β相比減少了3個行存儲器。由于該原因，與本發(fā)明的第一實施方式相比，在本發(fā)明的第二實施方式中可減少行存儲器的數量，由此可降低顯示設備的制造成本。
[0103]圖8Α和SB是圖解根據本發(fā)明第三實施方式的數據使能信號、輸入至時序控制器的圖像數據、從時序控制器輸出的圖像數據、起始信號、時鐘信號和VDD控制信號的波形。
[0104]圖8Α和8Β中顯示出第(N-1)幀周期的有效周期ACT和垂直消隱周期VBI以及第N幀周期的有效周期ACT。在圖8Α和SB中，為了便于描述，基于mXn描述了顯示面板10的分辨率。在該情形中，I個幀周期的有效周期可包括η個水平周期。
[0105]圖8Α和8Β中所示的數據使能信號DE、柵極時鐘信號GCLKl到GCLK8以及VDD控制信號VDD_E0大致與圖6A和6B中所示的相同。因此，將省略圖8A和8B中所示的數據使能信號DE、柵極時鐘信號GCLKl到GCLK8以及VDD控制信號VDD_E0的詳細描述。
[0106]垂直同步信號Vsync是表不一個幀周期的信號，其周期可大致與一個幀周期相同。具有第一電平電壓Vl的垂直同步信號Vsync的周期是垂直消隱周期VBI。具有第二電平電壓V2的垂直同步信號Vsync的周期是有效周期ACT。
[0107]圖像數據DIl到DIn通過與真實數據使能信號Rl到Rn同步而輸入至時序控制器30。圖像數據DOl到DOn通過比輸入至時序控制器30的圖像數據DIl到DIn延遲多達預定個水平周期而從時序控制器30輸出。在圖8A和SB中，從時序控制器30輸出的圖像數據DOl到DOn比輸入至時序控制器30的圖像數據DIl到DIn延遲多達六個水平周期6H。
[0108]如參照圖5所述，根據垂直同步信號Vsync來確定在起始信號VST中從柵極低電壓VGL至柵極高電壓VGH的上升時段以及從柵極高電壓VGH至柵極低電壓VGL的下降時段。下文中，將詳細描述如圖8A和SB中所示在第(N-1)幀周期的垂直同步信號Vsync的下降沿處，起始信號VST從柵極低電壓VGL上升至柵極高電壓VGH。此外，將詳細描述如圖8A和8B中所示在第N周期的垂直同步信號Vsync的上升沿處，起始信號VST從柵極高電壓VGH下降至柵極低電壓VGL。就是說，在圖8A和8B中，起始信號VST是通過與垂直消隱周期VBI同步而產生。在該情形中，圖8A和SB中所示的起始信號VST是當圖5的第一計數器110的第一值為“I”且第二計數器120的第二值為“I”時從圖5的起始信號發(fā)生器130輸出的信號。在圖8A和SB中，起始信號VST的脈沖寬度是根據垂直消隱周期VBI的長度而確定的。
[0109]如果圖5中的第一計數器110的第一值為“I”，則第一計數器110可在第(N-1)幀周期的垂直同步信號Vsync的下降沿處輸出具有第二電平電壓V2的第一計數信號CS1。如果具有第二電平電壓V2的第一計數信號CSl被輸入至起始信號發(fā)生器130，則起始信號發(fā)生器130輸出具有第二電平電壓V2的起始信號VST。具有第二電平電壓V2的起始信號VST可通過圖1的電平轉換器40變?yōu)榫哂袞艠O高電壓VGH的起始信號VST，然后輸出至柵極驅動器11。
[0110]如果圖5中的第二計數器120的第二值為“I”，則第二計數器120可在第N幀周期的垂直同步信號Vsync的上升沿處輸出具有第二電平電壓V2的第二計數信號CS2。如果具有第二電平電壓V2的第二計數信號CS2被輸入至起始信號發(fā)生器130，則起始信號發(fā)生器130輸出具有第一電平電壓Vl的起始信號VST。具有第一電平電壓Vl的起始信號VST可通過圖1的電平轉換器40變?yōu)榫哂袞艠O低電壓VGL的起始信號VST，然后輸出至柵極驅動器11。
[0111]同時，將詳細描述在圖8A和8B中從時序控制器30輸出的圖像數據DOl到DOn比輸入至時序控制器30的圖像數據DIl到DIn延遲多達六個水平周期6H的原因。
[0112]從時序控制器30輸出的圖像數據DOl到DOn應當比輸入至時序控制器30的圖像數據DIl到DIn延遲多達與相鄰柵極時鐘信號GCLKl到GCLK8的重疊的脈沖寬度對應的三個水平周期3H以及用于驅動圖4A中所示的第一虛擬級DSTl和第二虛擬級DST2的四個水平周期4H。圖8A和8B中圖像數據DOl到DOn的延遲輸出大致與圖6A和6B中的相同。此外，在圖8A和8B中，以與圖6A和6B中所述相同的方式，數據驅動器20包括用于延遲I個水平周期IH的行緩沖器。
[0113]然而，在如圖6A和6B所不的本發(fā)明的第一實施方式中，起始信號VST是在每一幀周期的有效周期ACT的初始時段處作為柵極高電壓VGH而產生的。相比之下，在如圖8A和8B所示的本發(fā)明的第三實施方式中，時序控制器30通過與每一幀周期的垂直消隱周期VBI同步來提供起始信號VST，其中所述起始信號VST是作為柵極高電壓VGH產生的。因此，如果如圖8A和8B所示起始信號VST通過與垂直消隱周期VBI同步而作為柵極高電壓VGH產生，則從時序控制器30輸出的圖像數據DOl到DOn不必比輸入至時序控制器30的圖像數據DIl到DIn延遲。結果，在本發(fā)明的第三實施方式中，從時序控制器30輸出的圖像數據DOl到DOn不必延遲多達與起始信號VST的脈沖寬度對應的三個水平周期3H。因此，與輸入至時序控制器30的圖像數據DIl到DIn相比，從時序控制器30輸出的圖像數據DOl到DOn的延遲輸出周期可減少多達三個水平周期3H，就是說，從九個水平周期9H減少至六個水平周期6H。就是說，從時序控制器30輸出的圖像數據DOl到DOn比輸入至時序控制器30的圖像數據DIl到DIn延遲多達六個水平周期6H。
[0114]如上所述，在圖6A和6B所示的本發(fā)明的第一實施方式中，時序控制器30需要九個行存儲器，以通過將圖像數據延遲多達九個水平周期9H來輸出圖像數據。相比之下，在圖8A和SB所示的本發(fā)明的第三實施方式中，時序控制器30通過將圖像數據延遲多達六個水平周期6H來輸出圖像數據，由此需要六個行存儲器。就是說，在本發(fā)明的第三實施方式中，起始信號VST可在垂直消隱周期VBI內作為柵極高電壓VGH而產生，由此與圖6A和6B相比減少了3個行存儲器。由于該原因，與本發(fā)明的第一實施方式相比，在本發(fā)明的第三實施方式中可減少行存儲器的數量，由此可降低顯示設備的制造成本。
[0115]圖9A和9B是圖解根據本發(fā)明第四實施方式的數據使能信號、輸入至時序控制器的圖像數據、從時序控制器輸出的圖像數據、起始信號、時鐘信號和VDD控制信號的波形。
[0116]圖9A和9B中顯示出第(N-1)幀周期的有效周期ACT和垂直消隱周期VBI以及第N幀周期的有效周期ACT。在圖9A和9B中，為了便于描述，基于mXn描述了顯示面板10的分辨率。在該情形中，I個幀周期的有效周期可包括η個水平周期。
[0117]圖9Α和9Β中所示的數據使能信號DE、柵極時鐘信號GCLKl到GCLK8以及VDD控制信號VDD_E0大致與圖6A和6B中所示的相同。因此，將省略圖9A和9B中所示的數據使能信號DE、柵極時鐘信號GCLKl到GCLK8以及VDD控制信號VDD_E0的詳細描述。
[0118]圖像數據DIl到DIn通過與真實數據使能信號Rl到Rn同步而輸入至時序控制器30。圖像數據DOl到DOn通過比輸入至時序控制器30的圖像數據DIl到DIn延遲多達預定個水平周期而從時序控制器30輸出。在圖9A和9B中，從時序控制器30輸出的圖像數據DOl到DOn比輸入至時序控制器30的圖像數據DIl到DIn延遲多達六個水平周期6H。
[0119]如參照圖5所述，根據數據使能信號DE來確定在起始信號VST中從柵極低電壓VGL至柵極高電壓VGH的上升時段以及從柵極高電壓VGH至柵極低電壓VGL的下降時段。下文中，將詳細描述如圖9A和9B中所示在第(N-1)幀周期的第(x-u)虛擬數據使能信號Dx-u(u是小于X的正整數)的上升沿處，起始信號VST從柵極低電壓VGL上升至柵極高電壓VGH。此外，將詳細描述如圖9A和9B中所示在第N周期的第一真實數據使能信號Rl的上升沿處，起始信號VST從柵極高電壓VGH下降至柵極低電壓VGL。下文中，為了便于描述，將基于u為3來描述本發(fā)明的第四實施方式。圖9A和9B中所示的起始信號VST是當圖5的第一計數器110的第一值為“n+x-3”且第二計數器120的第二值為“I”時從圖5的起始信號發(fā)生器130輸出的信號。在圖9A和9B中，起始信號VST的脈沖寬度為3個水平周期3H。
[0120]如果圖5中的第一計數器110的第一值為“n+x-3”，則第一計數器110可在與第(N-1)幀周期的第(n+x-3)數據使能信號DE對應的第x-3虛擬數據使能信號Dx-3的上升沿處輸出具有第二電平電壓V2的第一計數信號CS1。如果具有第二電平電壓V2的第一計數信號CSl被輸入至起始信號發(fā)生器130，則起始信號發(fā)生器130輸出具有第二電平電壓V2的起始信號VST。具有第二電平電壓V2的起始信號VST可通過圖1的電平轉換器40變?yōu)榫哂袞艠O高電壓VGH的起始信號VST，然后輸出至柵極驅動器11。
[0121]如果圖5中的第二計數器120的第二值為“I”，則第二計數器120可在與第N幀周期的第一數據使能信號DE對應的第一真實數據使能信號Rl的上升沿處輸出具有第二電平電壓V2的第二計數信號CS2。如果具有第二電平電壓V2的第二計數信號CS2被輸入至起始信號發(fā)生器130，則起始信號發(fā)生器130輸出具有第一電平電壓Vl的起始信號VST。具有第一電平電壓Vl的起始信號VST可通過圖1的電平轉換器40變?yōu)榫哂袞艠O低電壓VGL的起始信號VST，然后輸出至柵極驅動器11。
[0122]同時，將詳細描述在圖9A和9B中從時序控制器30輸出的圖像數據DOl到DOn比輸入至時序控制器30的圖像數據DIl到DIn延遲多達6個水平周期6H的原因。
[0123]從時序控制器30輸出的圖像數據DOl到DOn應當比輸入至時序控制器30的圖像數據DIl到DIn延遲多達與相鄰柵極時鐘信號GCLKl到GCLK8的重疊的脈沖寬度對應的三個水平周期3H以及用于驅動圖4A中所示的第一虛擬級DSTl和第二虛擬級DST2的四個水平周期4H。圖9A和9B中圖像數據DOl到DOn的延遲輸出大致與圖6A和6B中的相同。此外，在圖9A和9B中，以與圖6A和6B中所述相同的方式，數據驅動器20包括用于延遲一個水平周期IH的行緩沖器。
[0124]然而，在如圖6A和6B所不的本發(fā)明的第一實施方式中，起始信號VST是在每一幀周期的有效周期ACT的初始時段處作為柵極高電壓VGH而產生的。相比之下，在如圖9A和98所示的本發(fā)明的第四實施方式中，起始信號VST是在每一幀周期的垂直消隱周期VBI內作為柵極高電壓VGH而產生的。因此，如果如圖9A和9B所示起始信號VST通過同步在垂直消隱周期VBI內作為柵極高電壓VGH而產生，則從時序控制器30輸出的圖像數據DOl到Don不必比輸入至時序控制器30的圖像數據DIl到DIn延遲。結果，在本發(fā)明的第四實施方式中，從時序控制器30輸出的圖像數據DOl到DOn不必延遲多達與起始信號VST的脈沖寬度對應的三個水平周期3H。因此，與輸入至時序控制器30的圖像數據DIl到DIn相比，從時序控制器30輸出的圖像數據DOl到DOn的延遲輸出周期可減少多達三個水平周期3H，就是說，從九個水平周期9H減少至六個水平周期6H。就是說，從時序控制器30輸出的圖像數據DOl到DOn比輸入至時序控制器30的圖像數據DIl到DIn延遲多達六個水平周期6H。
[0125]如上所述，在圖6A和6B所示的本發(fā)明的第一實施方式中，時序控制器30需要九個行存儲器，以通過將圖像數據延遲多達九個水平周期9H來輸出圖像數據。相比之下，在圖9A和9B所示的本發(fā)明的第四實施方式中，時序控制器30通過將圖像數據延遲多達六個水平周期6H來輸出圖像數據，由此需要六個行存儲器。就是說，在本發(fā)明的第四實施方式中，起始信號VST可在垂直消隱周期VBI內作為柵極高電壓VGH而產生，由此與圖6A和6B相比減少了3個行存儲器。由于該原因，與本發(fā)明的第一實施方式相比，在本發(fā)明的第四實施方式中可減少行存儲器的數量，由此可降低顯示設備的制造成本。
[0126]圖1OA和1B圖解了根據本發(fā)明第一實施方式在第一頻率和第二頻率的情形中，垂直同步信號、有效周期、垂直消隱周期和起始信號的示例。圖1OA圖解了當第一頻率為60Hz時的垂直同步信號、有效周期、垂直消隱周期和起始信號，圖1OB圖解了當第二頻率為40Hz時的垂直同步信號、有效周期、垂直消隱周期和起始信號。
[0127]通過在保持有效周期ACT與第一頻率的有效周期ACT相同的同時增加垂直消隱周期VBI的長度，第二頻率低于第一頻率。通過在保持有效周期ACT的同時增加垂直消隱周期VBI的長度來降低頻率的技術已知的是自適應同步技術(adaptive sync technology)。自適應同步技術是為了當存在要被圖形卡或主機系統(tǒng)處理的更多數據時，獲得數據處理時間。為了便于描述，圖1OA和1B中僅顯示出第(N-1)幀周期和第N幀周期每一個的有效周期ACT、垂直消隱周期VBI和起始信號VST。
[0128]參照圖1OA和10B，在本發(fā)明的第一實施方式中，起始信號VST是在每一幀周期的有效周期ACT的初始時段處作為柵極高電壓VGH而產生。此外，在本發(fā)明的第一實施方式中，因為根據數據使能信號DE來提供起始信號VST，所以不管頻率根據自適應同步如何變化，起始信號VST的脈沖寬度不變。因此，對于顯示面板10被第一頻率驅動的情形以及顯示面板10被第二頻率驅動的情形來說，可大致相等地設定起始信號VST的脈沖寬度。
[0129]本發(fā)明的第一實施方式不受垂直消隱周期VBI的長度根據第一頻率和第二頻率而變化的影響。更詳細地說，起始信號VST充當用于將級STl到STp以及第三到第六虛擬級DST3到DST6初始化為下拉狀態(tài)的初始化信號以及用于開啟柵極驅動器11的輸出的信號。因此，優(yōu)選的是在提供了用于在第(N-1)幀周期控制柵極驅動器11的輸出的柵極時鐘信號GCLKl至IJGCLK8和VDD控制信號VDD_EO之后，提供用于在第N幀周期控制柵極驅動器11的輸出的起始信號VST。如果不是這樣，則在用于在第(N-1)幀周期的垂直消隱周期VBI產生輸出的第三到第六虛擬級DST3到DST6中的至少一個級被上拉以產生輸出之前，起始信號VST被提供作為初始化信號且之后通過被下拉而初始化。在該情形中，從第三到第六虛擬級DST3到DST6接收輸出信號來作為后端進位信號的級，例如圖4B的第p-1到第P級STp-1到STp，將異常地向柵極線輸出柵極信號，由此可能發(fā)生顯示設備的畫面質量劣化的問題。
[0130]根據本發(fā)明的第一實施方式，用于在第(N-1)幀周期控制柵極驅動器11的輸出的柵極時鐘信號GCLKl到GCLK8和VDD控制信號VDD_E0是在第(N-1)幀周期的垂直消隱周期VBI被完全提供。然后，在第N幀周期的有效周期ACT的初始時段處提供用于在第N幀周期控制柵極驅動器11的輸出的起始信號VST。因此，在本發(fā)明的第一實施方式中，不會發(fā)生由于圖4B的第P-1到第P級STp-1到STp異常地向柵極線輸出柵極信號而使得顯示設備的畫面質量劣化的問題。
[0131]此外，第一柵極信號GSl應當由數據驅動器20根據作為第一數據電壓而提供的第一圖像數據TOl的時序來提供。就是說，如圖6A和6B中所示，為了將第一柵極信號GSl與第一數據電壓的時序相匹配，柵極時鐘信號GCLKl到GCLK8設定為在起始信號VST從柵極高電壓VGH下降至柵極低電壓VGL之后的幾個水平周期內產生。因此，如果隨著垂直消隱周期VBI的長度通過自適應同步而變化，起始信號VST與有效周期ACT之間的間隔變化，則可能發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。在該情形中，顯示設備的畫面質量劣化。
[0132]在本發(fā)明的第一實施方式中，即使垂直消隱周期VBI如圖1OB中所示通過自適應同步而增加，起始信號VST與有效周期ACT之間的間隔也沒有變化。因此，不會發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。
[0133]如上所述，在本發(fā)明的第一實施方式中，是在提供了用于在第(N-1)幀周期控制柵極驅動器11的輸出的柵極時鐘信號GCLKl到GCLK8和VDD控制信號VDD_E0之后，提供用于在第N幀周期控制柵極驅動器11的輸出的起始信號VST。因此，在本發(fā)明的第一實施方式中，SP使頻率通過自適應同步而變化，也不會發(fā)生顯示設備的畫面質量劣化的問題。此外，在本發(fā)明的第一實施方式中，因為即使頻率通過自適應同步而變化，起始信號VST與有效周期ACT之間的間隔也沒有變化，所以不會發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。
[0134]圖1IA和IIB圖解了根據本發(fā)明第二實施方式在第一頻率和第二頻率的情形中，垂直同步信號、有效周期、垂直消隱周期和起始信號的示例。圖1lA圖解了當第一頻率為60Hz時的垂直同步信號、有效周期、垂直消隱周期和起始信號，圖1lB圖解了當第二頻率為40Hz時的垂直同步信號、有效周期、垂直消隱周期和起始信號。
[0135]通過在保持有效周期ACT與第一頻率的有效周期ACT相同的同時增加垂直消隱周期VBI的長度，第二頻率低于第一頻率。通過在保持有效周期ACT的同時增加垂直消隱周期VBI的長度來降低頻率的技術已知的是自適應同步技術。為了便于描述，圖1lA和IlB中僅顯示出第(N-1)幀周期和第N幀周期每一個的有效周期ACT、垂直消隱周期VBI和起始信號VST。
[0136]參照圖1lA和11B，在本發(fā)明的第二實施方式中，起始信號VST是在每一幀周期的垂直消隱周期VBI內作為柵極高電壓VGH而產生。此外，在本發(fā)明的第二實施方式中，因為根據數據使能信號DE來提供起始信號VST，所以不管頻率根據自適應同步如何變化，起始信號VST的脈沖寬度不變。因此，對于顯示面板10被第一頻率驅動的情形以及顯示面板10被第二頻率驅動的情形來說，可大致相等地設定起始信號VST的脈沖寬度。
[0137]本發(fā)明的第二實施方式不受垂直消隱周期VBI的長度根據第一頻率和第二頻率而變化的影響。更詳細地說，起始信號VST充當用于將級STl到STp以及第三到第六虛擬級DST3到DST6初始化為下拉狀態(tài)的初始化信號以及用于開啟柵極驅動器11的輸出的信號。因此，優(yōu)選的是在提供了用于在第(N-1)幀周期控制柵極驅動器11的輸出的柵極時鐘信號GCLKl至IJGCLK8和VDD控制信號VDD_E0之后，提供用于在第N幀周期控制柵極驅動器11的輸出的起始信號VST。如果不是這樣，則在用于在第(N-1)幀周期的垂直消隱周期VBI產生輸出的第三到第六虛擬級DST3到DST6中的至少一個被上拉以產生輸出之前，起始信號VST被提供作為初始化信號且之后通過被下拉而初始化。在該情形中，從第三到第六虛擬級DST3到DST6接收輸出信號來作為后端進位信號的級，例如圖4B的第p-1到第P級STp-1到STp，異常地向柵極線輸出柵極信號，由此可能發(fā)生顯示設備的畫面質量劣化的問題。
[0138]根據本發(fā)明的第二實施方式，用于在第(N-1)幀周期控制柵極驅動器11的輸出的柵極時鐘信號GCLKl到GCLK8和VDD控制信號VDD_E0是在第(N-1)幀周期的垂直消隱周期VBI被完全提供。然后，在第(N-1)幀周期的垂直消隱周期VBI內提供用于在第N幀周期控制柵極驅動器11的輸出的起始信號VST。因此，在本發(fā)明的第二實施方式中，不會發(fā)生由于圖4B的第P-1到第P級STp-1到STp異常地向柵極線輸出柵極信號而使得顯示設備的畫面質量劣化的問題。
[0139]此外，第一柵極信號GSl應當由數據驅動器20根據作為第一數據電壓而提供的第一圖像數據TOl的時序來提供。就是說，如圖6A和6B中所示，為了將第一柵極信號GSl與第一數據電壓的時序相匹配，柵極時鐘信號GCLKl到GCLK8設定為在起始信號VST從柵極高電壓VGH下降至柵極低電壓VGL之后的幾個水平周期內產生。因此，如果隨著垂直消隱周期VBI的長度通過自適應同步而變化，起始信號VST與有效周期ACT之間的間隔變化，則可能發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。在該情形中，顯示設備的畫面質量劣化。
[0140]在本發(fā)明的第二實施方式中，如果垂直消隱周期VBI如圖1lB中所示通過自適應同步而增加，則起始信號VST與有效周期ACT之間的間隔增加。因此，可能發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。因此，顯示設備的畫面質量可能劣化。
[0141]如上所述，在本發(fā)明的第二實施方式中，提供用于在第(N-1)幀周期控制柵極驅動器11的輸出的柵極時鐘信號GCLKl到GCLK8和VDD控制信號VDD_E0。然后，提供用于在第N幀周期控制柵極驅動器11的輸出的起始信號VST。因此，在本發(fā)明的第二實施方式中，即使頻率通過自適應同步而變化，也不會發(fā)生顯示設備的畫面質量劣化的問題。然而，在本發(fā)明的第二實施方式中，因為如果頻率通過自適應同步而變化，起始信號VST與有效周期ACT之間的間隔增加，所以可能發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。因此，優(yōu)選的是本發(fā)明的第二實施方式不應用于包括自適應同步技術的顯示設備。
[0142]圖12A和12B圖解了根據本發(fā)明第三實施方式在第一頻率和第二頻率的情形中，垂直同步信號、有效周期、垂直消隱周期和起始信號的示例。圖12A圖解了當第一頻率為60Hz時的垂直同步信號、有效周期、垂直消隱周期和起始信號，圖12B圖解了當第二頻率為40Hz時的垂直同步信號、有效周期、垂直消隱周期和起始信號。
[0143]通過在保持有效周期ACT與第一頻率的有效周期ACT相同的同時增加垂直消隱周期VBI的長度，第二頻率低于第一頻率。通過在保持有效周期ACT的同時增加垂直消隱周期VBI的長度來降低頻率的技術已知的是自適應同步技術。為了便于描述，圖12A和12B中僅顯示出第(N-1)幀周期和第N幀周期每一個的有效周期ACT、垂直消隱周期VBI和起始信號VST。
[0144]參照圖12A和12B，在本發(fā)明的第三實施方式中，起始信號VST是通過與每一幀周期的垂直消隱周期VBI同步而作為柵極高電壓VGH產生。由于該原因，在本發(fā)明的第三實施方式中，起始信號VST的脈沖寬度根據顯示面板10被第一頻率驅動的情形以及顯示面板10被第二頻率驅動的情形而變化。
[0145]此外，在本發(fā)明的第三實施方式中，如果頻率根據自適應同步而變化，則起始信號VST的脈沖寬度變化。更詳細地說，在本發(fā)明的第三實施方式中，在第(N-1)幀周期的垂直消隱周期VBI的垂直同步信號Vsync的下降沿處，起始信號VST作為柵極高電壓VGH而產生。此夕卜，在第N幀周期的有效周期ACT的垂直同步信號Vsync的上升沿處，起始信號VST作為柵極低電壓VGL而產生。如圖12A和12B中所示，基于頻率根據自適應同步的變化，與第一頻率相比，在第二頻率的情形中垂直同步信號Vsync的下降沿與上升沿之間的間隔增加更多。因此，顯示面板10被第二頻率驅動時的起始信號VST的脈沖寬度比顯示面板10被第一頻率驅動時的起始信號VST的脈沖寬度寬。
[0146]本發(fā)明的第三實施方式不受垂直消隱周期VBI的長度根據第一頻率和第二頻率而變化的影響。更詳細地說，起始信號VST充當用于將級STl到STp以及第三到第六虛擬級DST3到DST6初始化為下拉狀態(tài)的初始化信號以及用于開啟柵極驅動器11的輸出的信號。因此，優(yōu)選的是在提供了用于在第(N-1)幀周期控制柵極驅動器11的輸出的柵極時鐘信號GCLKl至IJGCLK8和VDD控制信號VDD_E0之后，提供用于在第N幀周期控制柵極驅動器11的輸出的起始信號VST。如果不是這樣，則在用于在第(N-1)幀周期的垂直消隱周期VBI產生輸出的第三到第六虛擬級DST3到DST6中的至少一個級被上拉以產生輸出之前，起始信號VST被提供作為初始化信號且之后通過被下拉而初始化。在該情形中，從第三到第六虛擬級DST3到DST6接收輸出信號來作為后端進位信號的級，例如圖4B的第p-1到第P級STp-1到STp，異常地向柵極線輸出柵極信號，由此可能發(fā)生顯示設備的畫面質量劣化的問題。
[0147]根據本發(fā)明的第三實施方式，用于在第(N-1)幀周期控制柵極驅動器11的輸出的柵極時鐘信號GCLKl到GCLK8和VDD控制信號VDD_E0是在第(N-1)幀周期的垂直消隱周期VBI被完全提供。然后，通過與第(N-1)幀周期的垂直消隱周期VBI同步而提供用于在第N幀周期控制柵極驅動器11的輸出的起始信號VST。由于該原因，在本發(fā)明的第三實施方式中，在第三到第六虛擬級DST3到DST6被上拉以產生輸出之前，起始信號VST被提供作為初始化信號且之后通過被下拉而初始化。因此，從第三到第六虛擬級DST3到DST6接收輸出信號來作為后端進位信號的級，例如圖4B的第p-1到第P級STp-1到STp，將異常地向柵極線輸出柵極信號，由此可能發(fā)生顯示設備的畫面質量劣化的問題。
[0148]此外，第一柵極信號GSl應當由數據驅動器20根據作為第一數據電壓而提供的第一圖像數據TOl的時序來提供。就是說，如圖6A和6B中所示，為了將第一柵極信號GSl與第一數據電壓的時序相匹配，柵極時鐘信號GCLKl到GCLK8設定為在起始信號VST從柵極高電壓VGH下降至柵極低電壓VGL之后的幾個水平周期內產生。因此，如果隨著垂直消隱周期VBI的長度通過自適應同步而變化，起始信號VST與有效周期ACT之間的間隔變化，則可能發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。在該情形中，顯示設備的畫面質量劣化。
[0149]在本發(fā)明的第三實施方式中，即使垂直消隱周期VBI如圖12B中所示通過自適應同步而增加，起始信號VST與有效周期ACT之間的間隔也沒有變化。因此，不會發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。
[0150]如上所述，在本發(fā)明的第三實施方式中，即使頻率通過自適應同步而變化，起始信號VST與有效周期ACT之間的間隔也沒有變化。因此，不會發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。然而，在本發(fā)明的第三實施方式中，是在提供了用于在第(N-1)幀周期控制柵極驅動器11的輸出的柵極時鐘信號GCLKl到GCLK8和VDD控制信號VDD_E0之前，提供用于在第N幀周期控制柵極驅動器11的輸出的起始信號VST。因此，在本發(fā)明的第三實施方式中，如果頻率通過自適應同步而變化，則可能發(fā)生顯示設備的畫面質量劣化的問題。在這方面，優(yōu)選的是本發(fā)明的第三實施方式不應用于包括自適應同步技術的顯示設備。
[0151]圖13A和13B圖解了根據本發(fā)明第四實施方式在第一頻率和第二頻率的情形中，垂直同步信號、有效周期、垂直消隱周期和起始信號的示例。圖13A圖解了當第一頻率為60Hz時的垂直同步信號、有效周期、垂直消隱周期和起始信號，圖13B圖解了當第二頻率為40Hz時的垂直同步信號、有效周期、垂直消隱周期和起始信號。
[0152]通過在保持有效周期ACT與第一頻率的有效周期ACT相同的同時增加垂直消隱周期VBI的長度，第二頻率低于第一頻率。通過在保持有效周期ACT的同時增加垂直消隱周期VBI的長度來降低頻率的技術已知的是自適應同步技術。為了便于描述，圖13A和13B中僅顯示出第(N-1)幀周期和第N幀周期每一個的有效周期ACT、垂直消隱周期VBI和起始信號VST。
[0153]參照圖13A和13B，在本發(fā)明的第四實施方式中，起始信號VST是在每一幀周期的垂直消隱周期VBI內作為柵極高電壓VGH而產生。此外，在本發(fā)明的第四實施方式中，如果頻率根據自適應同步而變化，則起始信號VST的脈沖寬度變化。更詳細地說，在本發(fā)明的第四實施方式中，在第(N-1)幀周期的垂直消隱周期VBI的第(x-3)虛擬數據使能信號Dx-3的上升沿處，起始信號VST作為柵極高電壓VGH而產生。此外，在第N幀周期的有效周期ACT的第一真實數據使能信號Rl的上升沿處，起始信號VST作為柵極低電壓VGL而產生。如圖13A和13B中所示，基于頻率根據自適應同步的變化，與第一頻率相比，在第二頻率的情形中第(x-3)虛擬數據使能信號Dx-3與第一真實數據使能信號Rl之間的間隔增加更多。
[0154]因此，顯示面板10被第二頻率驅動時的起始信號VST的脈沖寬度比顯示面板10被第一頻率驅動時的起始信號VST的脈沖寬度寬。
[0155]本發(fā)明的第四實施方式不受垂直消隱周期VBI的長度根據第一頻率和第二頻率而變化的影響。更詳細地說，起始信號VST充當用于將級STl到STp以及第三到第六虛擬級DST3到DST6初始化為下拉狀態(tài)的初始化信號以及用于開啟柵極驅動器11的輸出的信號。因此，優(yōu)選的是在提供了用于在第(N-1)幀周期控制柵極驅動器11的輸出的柵極時鐘信號GCLKl至IJGCLK8和VDD控制信號VDD_E0之后，提供用于在第N幀周期控制柵極驅動器11的輸出的起始信號VST。如果不是這樣，則在用于在第(N-1)幀周期的垂直消隱周期VBI產生輸出的第三到第六虛擬級DST3到DST6中的至少一個級被上拉以產生輸出之前，起始信號VST被提供作為初始化信號且之后通過被下拉而初始化。在該情形中，從第三到第六虛擬級DST3到DST6接收輸出信號來作為后端進位信號的級，例如圖4B的第p-1到第p級STp-1到STp，異常地向柵極線輸出柵極信號，由此可能發(fā)生顯示設備的畫面質量劣化的問題。
[0156]根據本發(fā)明的第四實施方式，用于在第(N-1)幀周期控制柵極驅動器11的輸出的柵極時鐘信號GCLKl到GCLK8和VDD控制信號VDD_E0是在第(N-1)幀周期的垂直消隱周期VBI被完全提供。然后，在第(N-1)幀周期的垂直消隱周期VBI內提供用于在第N幀周期控制柵極驅動器11的輸出的起始信號VST。因此，在本發(fā)明的第四實施方式中，不會發(fā)生由于第p-Ι到第P級STp-1到STp異常地向柵極線輸出柵極信號而使得顯示設備的畫面質量劣化的問題。
[0157]此外，第一柵極信號GSl應當由數據驅動器20根據作為第一數據電壓而提供的第一圖像數據TOl的時序來提供。就是說，如圖6A和6B中所示，為了將第一柵極信號GSl與第一數據電壓的時序相匹配，柵極時鐘信號GCLKl到GCLK8設定為在起始信號VST從柵極高電壓VGH下降至柵極低電壓VGL之后的幾個水平周期內產生。因此，如果隨著垂直消隱周期VBI的長度通過自適應同步而變化，起始信號VST與有效周期ACT之間的間隔增加，則可能發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。在該情形中，顯示設備的畫面質量劣化。
[0158]在本發(fā)明的第四實施方式中，即使垂直消隱周期VBI如圖13B中所示通過自適應同步而增加，起始信號VST與有效周期ACT之間的間隔也沒有變化。因此，不會發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。
[0159]如上所述，在本發(fā)明的第四實施方式中，提供用于在第(N-1)幀周期控制柵極驅動器11的輸出的柵極時鐘信號GCLKl到GCLK8和VDD控制信號VDD_E0。然后，提供用于在第N幀周期控制柵極驅動器11的輸出的起始信號VST。因此，在本發(fā)明的第四實施方式中，即使頻率通過自適應同步而變化，也不會發(fā)生顯示設備的畫面質量劣化的問題。此外，在本發(fā)明的第四實施方式中，因為即使頻率通過自適應同步而變化，起始信號VST與有效周期ACT之間的間隔也沒有變化，所以不會發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。
[0160]同時，如參照圖6A和6B所述，在本發(fā)明的第一實施方式中，因為時序控制器30應當通過將圖像數據延遲多達9個水平周期9H來輸出圖像數據，所以需要9個行存儲器。此外，如參照圖1OA和1B所述，在本發(fā)明的第一實施方式中，即使在應用自適應同步的技術中，垂直消隱周期VBI的長度通過頻率變化而變化，也不會發(fā)生顯示設備的畫面質量劣化的問題。此夕卜，不會發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。
[0161]如參照圖7A和7B所述，在本發(fā)明的第二實施方式中，因為時序控制器30應當通過將圖像數據延遲多達六個水平周期6H來輸出圖像數據，所以需要六個行存儲器。然而，如參照圖1lA和IlB所述，在本發(fā)明的第二實施方式中，如果在應用自適應同步的技術中，垂直消隱周期VBI的長度通過頻率變化而變化，不會發(fā)生顯示設備的畫面質量劣化的問題。然而，可能發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。因此，優(yōu)選的是本發(fā)明的第二實施方式不應用于包括自適應同步技術的顯示設備。
[0162]如參照圖8A和8B所述，在本發(fā)明的第三實施方式中，因為時序控制器30應當通過將圖像數據延遲多達六個水平周期6H來輸出圖像數據，所以需要六個行存儲器。如參照圖12A和12B所述，在本發(fā)明的第三實施方式中，如果在應用自適應同步的技術中，垂直消隱周期VBI的長度通過頻率變化而變化，不會發(fā)生第一柵極信號GSl不與第一數據電壓的時序同步的問題。然而，可能發(fā)生顯示設備的畫面質量劣化的問題。因此，優(yōu)選的是本發(fā)明的第三實施方式不應用于包括自適應同步技術的顯示設備。
[0163]如參照圖9A和9B所述，在本發(fā)明的第四實施方式中，因為時序控制器30應當通過將圖像數據延遲多達六個水平周期6H來輸出圖像數據，所以需要六個行存儲器。此外，如參照圖13A和13B所述，在本發(fā)明的第四實施方式中，即使在應用自適應同步的技術中，垂直消隱周期VBI的長度通過頻率變化而變化，也不會發(fā)生顯示設備的畫面質量劣化的問題。
[0164]如上所述，根據本發(fā)明的實施方式，可基于數據使能信號產生起始信號。特別是，根據本發(fā)明的實施方式，在垂直消隱周期內產生起始信號，由此可減少根據起始信號的脈沖寬度而增加的行存儲器的數量。
[0165]此外，根據本發(fā)明的實施方式，在提供了用于在第(N-1)幀周期控制柵極驅動器的輸出的柵極時鐘信號和VDD控制信號之后，提供用于在第N幀周期控制柵極驅動器的輸出的起始信號。因此，在本發(fā)明的實施方式中，即使頻率通過自適應同步而變化，也不會發(fā)生顯示設備的畫面質量劣化的問題。
[0166]而且，根據本發(fā)明的實施方式，即使頻率通過自適應同步而變化，因為起始信號與有效周期之間的間隔沒有變化，所以不會發(fā)生第一柵極信號不與第一數據電壓的時序同步的問題。
[0167]在不背離本發(fā)明的精神或范圍的情況下，可在本發(fā)明中進行各種修改和變化，這對于本領域技術人員來說是顯而易見的。因而，本發(fā)明意在覆蓋落入所附權利要求書范圍及其等同范圍內的對本發(fā)明的修改和變化。
【主權項】
1.一種顯不設備，包括:顯示面板，所述顯示面板包括數據線、柵極線以及設置在所述數據線與所述柵極線之 間的交叉區(qū)域處的像素；柵極驅動器，所述柵極驅動器將柵極信號提供至所述柵極線;和 時序控制器，所述時序控制器將用于控制所述柵極驅動器的操作時序的柵極控制信號 提供至所述柵極驅動器，所述柵極控制信號包括起始信號和柵極時鐘信號，其中每一幀周期包括向所述柵極線提供所述柵極信號的有效周期、以及不向所述柵極 線提供所述柵極信號的垂直消隱周期，并且其中所述時序控制器在所述垂直消隱周期內提供所述起始信號。2.根據權利要求1所述的顯示設備，其中所述時序控制器接收數據使能信號，并根據所 述數據使能信號產生和輸出所述起始信號。3.根據權利要求2所述的顯示設備，其中所述時序控制器還接收圖像數據，所述數據使 能信號包括在輸入圖像數據的周期產生的真實數據使能信號以及在不輸入圖像數據的周 期產生的虛擬數據使能信號。4.根據權利要求3所述的顯示設備，其中在第(N-1)幀周期的第y虛擬數據使能信號的 上升沿處，所述起始信號從柵極低電壓上升至柵極高電壓，在第(N-1)周期的第(y+3)虛擬 數據使能信號的上升沿處，所述起始信號從柵極高電壓下降至柵極低電壓，y是滿足2x-3的正整數。5.根據權利要求3所述的顯示設備，其中在第(N-1)幀周期的第(x-u)虛擬數據使能信 號的上升沿處，所述起始信號從柵極低電壓上升至柵極高電壓，并且在第N周期的第一真實 數據使能信號的上升沿處，所述起始信號從柵極高電壓下降至柵極低電壓，u是小于x的正整數。6.根據權利要求3所述的顯示設備，其中從所述時序控制器輸出的圖像數據比輸入至 所述時序控制器的圖像數據延遲多達六個水平周期。7.根據權利要求1所述的顯示設備，其中在提供了第(N-1)幀周期的柵極時鐘信號和 VDD控制信號之后，提供第N幀周期的起始信號。8.根據權利要求2所述的顯示設備，其中所述時序控制器包括:第一計數器，所述第一計數器對所述數據使能信號的上升沿或下降沿計數，并且輸出 第一計數信號；第二計數器，所述第二計數器對所述數據使能信號的上升沿或下降沿計數，并且輸出 第二計數信號;和起始信號發(fā)生器，所述起始信號發(fā)生器從所述第一計數器接收所述第一計數信號，并 從所述第二計數器接收所述第二計數信號，并且根據所述第一計數信號和第二計數信號來 輸出所述起始信號，其中，所述數據使能信號的上升沿表示所述數據使能信號從第一電平電壓上升至第二 電平電壓的時段，所述數據使能信號的下降沿表示所述數據使能信號從第二電平電壓下降 至第一電平電壓的時段。9.根據權利要求8所述的顯示設備，其中如果所述第一計數器的計數值小于預定的第一值，則所述第一計數器輸出具有第一電平電壓的第一計數信號，而如果所述第一計數器的計數值大于預定的第一值，則所述第一 計數器輸出具有第二電平電壓的第一計數信號，如果所述第二計數器的計數值小于預定的第二值，則所述第二計數器輸出具有第一電 平電壓的第二計數信號，而如果所述第二計數器的計數值大于預定的第二值，則所述第二 計數器輸出具有第二電平電壓的第二計數信號，如果具有第一電平電壓的第一計數信號被輸入至所述起始信號發(fā)生器，則所述起始信 號發(fā)生器輸出具有第一電平電壓的起始信號，如果具有第二電平電壓的第一計數信號被輸入至所述起始信號發(fā)生器，則所述起始信 號發(fā)生器輸出具有第二電平電壓的起始信號，如果具有第二電平電壓的第二計數信號被輸入至所述起始信號發(fā)生器，則所述起始信 號發(fā)生器輸出具有第一電平電壓的起始信號。10.根據權利要求8所述的顯示設備，進一步包括電平轉換器，所述電平轉換器將在所 述第一電平電壓與所述第二電平電壓之間擺動的起始信號變?yōu)樵跂艠O低電壓與柵極高電 壓之間擺動，其中所述第一電平電壓和所述第二電平電壓之間的電壓寬度小于所述柵極低電壓與 所述柵極高電壓之間的電壓寬度。11.一種顯不設備，包括:顯示面板，所述顯示面板包括數據線、柵極線以及設置在所述數據線與所述柵極線之 間的交叉區(qū)域處的像素；柵極驅動器，所述柵極驅動器將柵極信號提供至所述柵極線;和 時序控制器，所述時序控制器將用于控制所述柵極驅動器的操作時序的柵極控制信號 提供至所述柵極驅動器，所述柵極控制信號包括起始信號和柵極時鐘信號，其中每一幀周期包括向所述柵極線提供所述柵極信號的有效周期、以及不向所述柵極 線提供所述柵極信號的垂直消隱周期，并且其中所述時序控制器在所述有效周期的初始時段處提供所述起始信號。12.根據權利要求11所述的顯示設備，其中所述時序控制器接收數據使能信號，并根據 所述數據使能信號產生和輸出所述起始信號。13.根據權利要求12所述的顯示設備，其中所述時序控制器還接收圖像數據，所述數據 使能信號包括在輸入圖像數據的周期產生的真實數據使能信號以及在不輸入圖像數據的 周期產生的虛擬數據使能信號。14.根據權利要求13所述的顯示設備，其中在第N幀周期的第一真實數據使能信號的上 升沿處，所述起始信號從柵極低電壓上升至柵極高電壓，并且在第N幀周期的第四真實數據 使能信號的上升沿處，所述起始信號從柵極高電壓下降至柵極低電壓。15.根據權利要求13所述的顯示設備，其中從所述時序控制器輸出的圖像數據比輸入 至時所述序控制器的圖像數據延遲多達九個水平周期。16.根據權利要求11所述的顯示設備，其中在提供了第(N-1)幀周期的柵極時鐘信號和 VDD控制信號之后，提供第N幀周期的起始信號。17 ? —種顯不設備，包括:顯示面板，所述顯示面板包括數據線、柵極線以及設置在所述數據線與所述柵極線之間的交叉區(qū)域處的像素；柵極驅動器，所述柵極驅動器將柵極信號提供至所述柵極線;和時序控制器，所述時序控制器將用于控制所述柵極驅動器的操作時序的柵極控制信號 提供至所述柵極驅動器，所述柵極控制信號包括起始信號和柵極時鐘信號，其中每一幀周期包括向所述柵極線提供所述柵極信號的有效周期、以及不向所述柵極 線提供所述柵極信號的垂直消隱周期，并且其中所述時序控制器與所述垂直消隱周期同步提供所述起始信號。18.根據權利要求17所述的顯示設備，其中所述時序控制器接收垂直同步信號，并根據 所述垂直同步信號產生和輸出所述起始信號。19.根據權利要求18所述的顯示設備，其中在第(N-1)幀周期的垂直同步信號的下降沿 處，所述起始信號從柵極低電壓上升至柵極高電壓，在第N周期的垂直同步信號的上升沿 處，所述起始信號從柵極高電壓下降至柵極低電壓。20.根據權利要求17所述的顯示設備，其中從所述時序控制器輸出的圖像數據比輸入 至所述時序控制器的圖像數據延遲多達六個水平周期。21.根據權利要求18所述的顯示設備，其中所述時序控制器包括:第一計數器，所述第一計數器對所述垂直同步信號的下降沿計數，并且輸出第一計數 信號；第二計數器，所述第二計數器對所述垂直同步信號的上升沿計數，并且輸出第二計數 信號;和起始信號發(fā)生器，所述起始信號發(fā)生器從所述第一計數器接收所述第一計數信號，并 從所述第二計數器接收所述第二計數信號，并且根據所述第一計數信號和第二計數信號來 輸出所述起始信號，其中所述垂直同步信號的下降沿表示所述垂直同步信號從第二電平電壓下降至第一 電平電壓的時段，所述垂直同步信號的上升沿表示所述垂直同步信號從第一電平電壓上升 至第二電平電壓的時段。
【文檔編號】G09G3/3225GK106097951SQ201610278594
【公開日】2016年11月9日
【申請日】2016年4月28日 公開號201610278594.1, CN 106097951 A, CN 106097951A, CN 201610278594, CN-A-106097951, CN106097951 A, CN106097951A, CN201610278594, CN201610278594.1
【發(fā)明人】金花英, 鄭秉武, 韓相洙, 文誠晙
【申請人】樂金顯示有限公司