像素驅(qū)動電路及顯示裝置的制造方法
【專利摘要】本申請公開了一種像素驅(qū)動電路及顯示裝置，所述顯示裝置包括所述像素驅(qū)動電路，所述像素驅(qū)動電路包括：第一重置單元、閾值補償單元、數(shù)據(jù)信號輸入單元、驅(qū)動單元和發(fā)光單元；第一重置單元、閾值補償單元以及數(shù)據(jù)信號輸入單元分別在第一控制信號、第二控制信號以及第三控制信號的控制下向驅(qū)動單元提供重置信號、閾值補償以及數(shù)據(jù)信號電壓；第一控制信號、第二控制信號和第三控制信號為波形相同的方波信號，第二控制信號相對于第一控制信號具有t1的延時，且第三控制信號相對于第二控制信號具有t1的延時，且滿足：t1≥0.5p，p為所述方波信號的脈沖寬度。通過設(shè)置脈沖寬度，可以延長各個工作單元的工作時間，保證工作電路充分開啟，提高圖像顯示亮度。
【專利說明】
像素驅(qū)動電路及顯示裝置
技術(shù)領(lǐng)域
[0001]本公開一般涉及顯示技術(shù)領(lǐng)域，尤其涉及一種像素驅(qū)動電路及顯示裝置。
【背景技術(shù)】
[0002]有機發(fā)光二極管(Organic Light-Emitting D1de，0LED)是一種利用有機半導(dǎo)體材料在電流的驅(qū)動下產(chǎn)生的可逆變色來實現(xiàn)顯示的技術(shù)，由于其自身具有較低的電耗，高對比度、廣視角、自發(fā)光等優(yōu)點得到廣泛的研究。現(xiàn)有的有機發(fā)光二極管按照驅(qū)動方式可分為無源驅(qū)動方式(Passive Matrix，PM0LED)和有源驅(qū)動方式(Active Matrix,AMOLED)，在像素驅(qū)動電路中，與無源驅(qū)動方式比，有源驅(qū)動方式中的各個像素可以同時發(fā)光，降低了單個像素的發(fā)光亮度，彌補了無源驅(qū)動電路中需要提高有機發(fā)光二極管亮度的不足，降低了電路功耗，實現(xiàn)高分辨顯示，同時，有源驅(qū)動方式易于彩色化和實現(xiàn)大面積顯示。
[0003]有機發(fā)光二極管是電流型發(fā)光器件，其發(fā)光由薄膜晶體管在飽和狀態(tài)下產(chǎn)生的電流所驅(qū)動，其亮度與通過的電流成正比。傳統(tǒng)的有源像素驅(qū)動電路如圖1所示，圖1所示的像素驅(qū)動電路由七個薄膜晶體管M1-M7以及電容C組成，在控制信號SCanl、Scan2、Scan3以及Emit的控制下，數(shù)據(jù)信號將數(shù)據(jù)信號電壓Vdata存儲在電容C中，待數(shù)據(jù)信號電壓完成數(shù)據(jù)寫入后，存儲在電容C中的數(shù)據(jù)信號電壓Vdata傳輸?shù)奖∧ぞw管M3的柵極，以產(chǎn)生電流驅(qū)動OLED發(fā)光，流過OLED的電流為I =K(Vdata-Vm)2，其中K為與工藝和設(shè)計相關(guān)的參數(shù)，Vdata為輸入的數(shù)據(jù)信號電壓，Vdd為第一電源電壓，Vee為第二電源電壓。如圖1所示的像素驅(qū)動電路的工作時序如圖2所示，由于受到該電路的設(shè)計方式的制約，圖2中的各個控制信號的脈沖寬度受到限制。顯示面板的像素陣列的每一行和每一列都包含多個像素驅(qū)動電路，如圖2所示的各個控制信號的脈沖寬度最寬只能與像素電路陣列中掃描一行子像素的周期T等寬?，F(xiàn)有的顯示面板技術(shù)中，為了提高顯示精度，會在像素陣列中增加更多的行，這就縮短了像素陣列中每一行的像素驅(qū)動電路的周期，若使有機二極管發(fā)光，薄膜晶體管需要工作在飽和狀態(tài)，如若采用如圖2中的時序周期，在一個工作周期內(nèi)，薄膜晶體管的導(dǎo)通和關(guān)斷延遲時間所占比例過大，導(dǎo)致晶體管難以充分開通，從而影響有機發(fā)光二極管的顯示亮度，導(dǎo)致圖像亮度顯示不均勻，影響顯示效果;如若在圖2的時序圖中刻意增加工作周期的時間，則需要增加移位寄存器個數(shù)，增加了像素驅(qū)動電路的復(fù)雜度。

【發(fā)明內(nèi)容】

[0004]鑒于現(xiàn)有技術(shù)中的上述缺陷或不足，期望提供一種像素驅(qū)動電路及顯示裝置，以期解決現(xiàn)有技術(shù)中存在的技術(shù)問題。
[0005]第一方面，本申請實施例提供了一種像素驅(qū)動電路，包括:第一重置單元、閾值補償單元、數(shù)據(jù)信號輸入單元、驅(qū)動單元和發(fā)光單元;其中，第一重置單元用于在第一控制信號的控制下，將重置信號提供至所述驅(qū)動單元；閾值補償單元用于在第二控制信號的控制下，向驅(qū)動單元提供閾值補償;數(shù)據(jù)信號輸入單元用于在第三控制信號的控制下，將數(shù)據(jù)信號電壓提供至驅(qū)動單元;驅(qū)動單元用于向發(fā)光單元提供發(fā)光控制信號；發(fā)光單元包括發(fā)光二極管，發(fā)光單元用于基于發(fā)光控制信號生成發(fā)光電流以點亮發(fā)光二極管;第一控制信號、第二控制信號和第三控制信號為波形相同的方波信號，第二控制信號相對于第一控制信號具有^的延時’且第三控制信號相對于第二控制信號具有^的延時’且滿足:。^)』？，？*方波信號的脈沖寬度。
[0006]第二方面，本申請實施例提供了一種顯示裝置，包括像素電路陣列，其中像素電路陣列包括陣列排布的如第一方面提供的多個像素驅(qū)動電路。
[0007]按照本申請實施例的方案，通過設(shè)置第一重置單元、閾值補償單元、數(shù)據(jù)信號輸入單元、驅(qū)動單元和發(fā)光單元，可以使得上述像素驅(qū)動電路的驅(qū)動單元得到閾值補償，消除薄膜晶體管的閾值電壓差異，使得驅(qū)動發(fā)光二極管的驅(qū)動單元在相同的驅(qū)動電壓下具有相同的驅(qū)動發(fā)光二極管的電流，提高在液晶顯示中的圖像顯示效果。
[0008]此外，通過采用上述像素驅(qū)動電路，在像素電路陣列中，每一行的薄膜晶體管的柵極控制信號(即上述第一控制信號、第二控制信號、第三控制信號以及第四控制信號)在前一行的薄膜晶體管柵極控制信號沒有關(guān)閉的條件下開啟，延長了薄膜晶體管的導(dǎo)通時間，同時各行柵極控制信號具有相同的工作時序，簡化了像素驅(qū)動電路的設(shè)計。
【附圖說明】
[0009]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本申請的其它特征、目的和優(yōu)點將會變得更明顯:
[0010]圖1示出了現(xiàn)有技術(shù)中像素驅(qū)動電路的電路示意圖；
[0011 ]圖2示出了現(xiàn)有技術(shù)中像素驅(qū)動電路的工作時序示意圖；
[0012]圖3示出了本申請的像素驅(qū)動電路的結(jié)構(gòu)示意圖；
[0013]圖4a_圖4d示出了本申請的像素驅(qū)動電路在不同工作周期的結(jié)構(gòu)示意圖；
[0014]圖5示出了本申請的像素驅(qū)動電路具體的電路示意圖；
[0015]圖6a_圖6d示出了本申請的像素驅(qū)動電路在不同工作周期的具體的等效電路示意圖；
[0016]圖7示出了本申請的像素驅(qū)動電路的工作時序示意圖。
【具體實施方式】
[0017]下面結(jié)合附圖和實施例對本申請作進一步的詳細說明?？梢岳斫獾氖?，此處所描述的具體實施例僅僅用于解釋相關(guān)發(fā)明，而非對該發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與發(fā)明相關(guān)的部分。
[0018]需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結(jié)合實施例來詳細說明本申請。
[0019]請參考圖3，圖3示出了本申請的像素驅(qū)動電路的結(jié)構(gòu)示意圖，如圖3所示的像素驅(qū)動電路對發(fā)光二極管OLED進行驅(qū)動。如圖3所示的像素驅(qū)動電路結(jié)構(gòu)可以包括:第一重置單元301、閾值補償單元302、數(shù)據(jù)信號輸入單元303、驅(qū)動單元304以及發(fā)光單元305。如圖3所示的電路結(jié)構(gòu)還可以包括重置信號Vref、第一控制信號Scanl、第二控制信號Scan2、第三控制信號Scan3、第四控制信號Emit、數(shù)據(jù)信號電壓Vdata以及第一電源電壓線和第二電源電壓線，第一電源電壓線和第二電源電壓線用于向上述像素驅(qū)動電路提供電壓的第一電源電壓Vdd和第二電源電壓VEE，其中上述第一控制信號Scanl、第二控制信號Scan2、第三控制信號Scan3均為掃描信號，上述第一電源電壓Vdd的電壓值大于第二電源電壓Vee的電壓值。上述第一重置單元301的輸入端與重置電壓端相連，重置電壓端用于為上述第一重置單元301的重置信號Vref提供重置電壓值，輸出端與上述驅(qū)動單元304的輸出端相連，控制端用于輸入第一控制信號Scanl。上述閾值補償單元302的輸入端與上述驅(qū)動單元304的輸出端相連，輸出端與上述驅(qū)動單元304的控制端相連，控制端用于輸入第二控制信號Scan2。上述數(shù)據(jù)信號輸入單元303的輸入端與數(shù)據(jù)輸入信號線相連，數(shù)據(jù)輸入信號線用于提供數(shù)據(jù)信號電壓Vdata，輸出端與上述驅(qū)動單元304的輸入端相連，控制端用于輸入第三控制信號Scan3。上述發(fā)光單元305的輸入端與第一電源電壓線連接，輸出端為發(fā)光二極管OLED的陰極端，發(fā)光二極管的陰極端連接至第二電源電壓線，控制信號由上述驅(qū)動單元304的輸出端提供至發(fā)光二極管OLED的陽極。
[0020]當(dāng)如圖3所示的像素驅(qū)動電路中的發(fā)光二極管需要被點亮?xí)r，在上述第一控制信號Scanl的控制下，上述第一重置單元301導(dǎo)通，并將上述重置信號Vref提供至上述驅(qū)動單元304中。在上述第二控制信號Scan2的控制下，上述閾值補償單元302用于向上述驅(qū)動單元304提供閾值補償。上述第三控制信號Scan3可以通過控制上述數(shù)據(jù)信號輸入單元303，控制數(shù)據(jù)信號電壓向驅(qū)動單元304進行數(shù)據(jù)的寫入。上述驅(qū)動單元304可以向上述發(fā)光單元305提供驅(qū)動發(fā)光二極管OLED點亮所需要的發(fā)光控制信號，上述發(fā)光單元305可以將驅(qū)動單元304提供的發(fā)光控制信號生成發(fā)光電流以點亮上述發(fā)光二極管0LED。
[0021]可選的，上述像素驅(qū)動電路還可以包括存儲單元306、第二重置單元307以及第四控制信號Emit。存儲單元306的第一端與驅(qū)動單元304的控制端相連，第二端與上述第一電源電壓線相連。第二重置單元307的輸入端與重置電壓端相連，輸出端與發(fā)光二極管OLED的陽極端相連，控制端用于輸入第三控制信號Scan3。上述存儲單元306用于存儲上述數(shù)據(jù)信號輸入單元303向上述像素驅(qū)動電路輸入的信號，即存儲上述數(shù)據(jù)信號輸入單元303向上述驅(qū)動單元304輸入的數(shù)據(jù)信號電壓;在第三控制信號Scan3的控制下，上述第二重置單元307將上述重置信號Vref提供至上述發(fā)光單元305中，上述重置電壓端用于為上述第二重置單元307的重置信號Vref提供重置電壓值。
[0022]可選的，上述像素驅(qū)動電路的發(fā)光單元305還可以包括第一發(fā)光單元3051、第二發(fā)光單元3052，第一發(fā)光單元3051的第一端與第一電源電壓線相連，第二端與驅(qū)動單元304的輸入端連接，控制端用于輸入第四控制信號Emit;第二發(fā)光單元3052的第一端與上述驅(qū)動單元304的輸出端連接，第二端與發(fā)光二極管OLED的陽極端連接，控制端用于輸入第四控制信號Emit。
[0023]繼續(xù)參考圖4a_圖4d，圖4a_圖4d示出了本申請的像素驅(qū)動電路在各個工作階段的等效電路結(jié)構(gòu)不意圖。
[0024]圖4a示出了像素驅(qū)動電路在第一工作階段的等效電路結(jié)構(gòu)示意圖。在第一工作階段，上述第一重置單元301以及上述閾值補償單元302分別在上述第一控制信號Scanl以及第二控制信號Scan2的控制下導(dǎo)通，此時發(fā)光單元305處于截止?fàn)顟B(tài)，發(fā)光二極管OLED處于斷開狀態(tài)。在此工作狀態(tài)下，驅(qū)動單元304的控制端與輸出端通過閾值補償單元302連接在一起，第一節(jié)點NI點電位與重置電壓端的電位相同，均為Vrrf。值得注意的是，Vrrf作為重置電壓，可以為公共參考地電位電壓，即0V，也可以為其它電壓值。
[0025]圖4b示出了像素驅(qū)動電路在第二工作階段的等效電路結(jié)構(gòu)示意圖。在第二工作階段，上述第一重置單元301關(guān)斷，上述閾值補償單元302在上述第二控制信號Scan2的控制下保持導(dǎo)通狀態(tài)，上述數(shù)據(jù)信號輸入單元303在上述第三控制信號Scan3的控制下導(dǎo)通，發(fā)光單元305保持關(guān)斷狀態(tài)。在此工作狀態(tài)下，數(shù)據(jù)信號電壓通過數(shù)據(jù)信號輸入單元303、驅(qū)動單元304以及閾值補償單元302寫入第一節(jié)點NI中，此時NI點電位為Vdata+Vth，其中Vdata為數(shù)據(jù)信號電壓，Vth為驅(qū)動單元304的閾值補償電壓，數(shù)據(jù)信號輸入單元303將數(shù)據(jù)信號電壓存儲到存儲單元306中，此時閾值補償單元302向驅(qū)動單元304的控制端提供閾值補償電壓Vth。
[0026]圖4c示出了像素驅(qū)動電路在第三工作階段的等效電路結(jié)構(gòu)示意圖。在第三工作階段，上述第一重置單元301保持關(guān)斷狀態(tài)，上述閾值補償單元302在控制信號Scan2的控制下關(guān)斷，上述數(shù)據(jù)信號輸入單元303在上述第三控制信號Scan3的控制下保持導(dǎo)通狀態(tài)，上述第二重置單元307在第三控制信號Scan3的控制下保持導(dǎo)通狀態(tài)，發(fā)光單元305保持關(guān)斷狀態(tài)。此時發(fā)光二極管的陽極端電位為Vre3f，第一節(jié)點NI點電位保持Vdata+Vth不變，存儲單元306存儲的的電壓為Vdata+Vth-VDD。
[0027]圖4d示出了像素驅(qū)動電路在第四工作階段的等效電路結(jié)構(gòu)示意圖。在第四工作階段，上述第一重置單元301保持關(guān)斷狀態(tài)，閾值補償單元302保持關(guān)斷狀態(tài)，數(shù)據(jù)信號輸入單元303以及第二重置單元307在第三控制信號Scan3的控制下關(guān)斷，發(fā)光單元305在第四控制信號Emit的控制下導(dǎo)通。由于上述第一發(fā)光單元3051和第二發(fā)光單元3052的導(dǎo)通，存儲單元306的兩端分別與驅(qū)動單元304的控制端和輸入端相連接，使得驅(qū)動單元304向發(fā)光單元305提供的驅(qū)動電流與驅(qū)動單元304的閾值電壓無關(guān)。
[0028]本實施例提供的像素驅(qū)動電路的結(jié)構(gòu)示意圖通過對驅(qū)動單元進行閾值補償，使得像素驅(qū)動電路向發(fā)光二極管OLED提供的電流與驅(qū)動電路的閾值電壓無關(guān)，避免了由于驅(qū)動發(fā)光二極管的閾值電壓分布不均導(dǎo)致發(fā)光二極管OLED具有不同的顯示效果，從而導(dǎo)致液晶面板顯示不均勻的問題。
[0029]圖5示出了根據(jù)本發(fā)明實施例的像素驅(qū)動電路的具體電路示意圖。與圖3相比，圖5中具體示出了圖3中第一重置單元301、閾值補償單元302、數(shù)據(jù)信號輸入單元303、驅(qū)動單元304以及發(fā)光單元305的具體的示意性電路。在本實施例中進一步示出了圖3中存儲單元306以及第二重置單元307具體的示例性電路。本領(lǐng)域技術(shù)人員容易理解的是，以上各單元的實現(xiàn)方式不限于此，只要能夠?qū)崿F(xiàn)其各自的功能即可。
[0030]如圖5所示，根據(jù)本發(fā)明實施例的像素驅(qū)動電路中，上述第一重置單元301包括第一晶體管M1，第一晶體管Ml的柵極、第一電極和第二電極分別對應(yīng)上述第一重置單元301的控制端、輸入端和輸出端。上述閾值補償單元302包括第二晶體管M2，第二晶體管M2的柵極、第一電極和第二電極分別對應(yīng)上述閾值補償單元302的控制端、輸出端和輸入端。上述數(shù)據(jù)信號輸入單元303包括第三晶體管M3，第三晶體管M3的柵極、第一電極和第二電極分別對應(yīng)上述數(shù)據(jù)信號輸入單元303的控制端、輸入端和輸出端。上述驅(qū)動控制單元304包括第四晶體管M4，第四晶體管M4的柵極、第一電極和第二電極分別對應(yīng)上述驅(qū)動單元304的控制端、輸入端和輸出端。
[0031 ]在本實施例中，上述發(fā)光單元305包括第五晶體管M5和第六晶體管M6。第五晶體管M5的柵極、第一電極和第二電極分別對應(yīng)上述第一發(fā)光單元3051的控制端、第一端和第二端，第六晶體管M6的柵極、第一電極和第二電極分別對應(yīng)上述第二發(fā)光單元3052的控制端、Λ-Λ-上 jJU rCr-t Λ-Λ- _-上 jJU
弟一棲和弟一棲。
[0032]在本實施例中，上述存儲單元306包括存儲電容器C，存儲電容器C的兩端分別對應(yīng)上述存儲單元306的兩端。上述第二重置單元307包括第七晶體管M7，第七晶體管M7的柵極、第一電極和第二電極分別對應(yīng)上述第二重置單元307的控制端、輸入端和輸出端。
[0033]這里需要說明的是圖5所示的第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6以及第七晶體管M7均可以為薄膜晶體管或其他特性相同的器件。優(yōu)選地，本發(fā)明實施例中使用的晶體管可以為NMOS晶體管，也可以為PMOS晶體管。通常將第一電極稱為源極，將第二電極稱為漏極，根據(jù)使用的晶體管類型，上述晶體管的的源極和漏極可以互換。
[0034]圖6a_圖6d分別示例性的示出了圖4a_圖4d的電路結(jié)構(gòu)的等效電路圖。其中，根據(jù)圖5中的具體的電路結(jié)構(gòu)分別示出了上述像素驅(qū)動電路在如圖4a_圖4d的各個工作階段的的第一重置單元301、閾值補償單元302、數(shù)據(jù)信號輸入單元303、驅(qū)動單元304、發(fā)光單元305、存儲單元306以及第二重置單元307的示例性電路圖。本領(lǐng)域技術(shù)人員容易理解的是，以上各單元的實現(xiàn)方式不限于此，只要能夠?qū)崿F(xiàn)其各自的功能即可。
[0035]圖7是根據(jù)本發(fā)明的像素驅(qū)動電路的各個工作狀態(tài)的控制信號的工作時序示意圖。下面結(jié)合圖6a_圖6d具體描述本發(fā)明的像素驅(qū)動電路的工作原理。為了便于描述，假設(shè)上述各個晶體管均為PMOS晶體管，當(dāng)PMOS晶體管的柵極所加的驅(qū)動信號為低電平信號時，晶體管導(dǎo)通，當(dāng)柵極所加的驅(qū)動信號為高電平信號時，晶體管截止。因此，上述控制信號Scanl、Scan2、Scan3以及Emit均為低電平有效。第一電源電壓Vdd為高電平電壓，電源電壓Vee為低電平電壓，數(shù)據(jù)信號電壓Vdata為高電平有效，將上述各個晶體管的第一電極定義為源極，第二電極定義為漏極。本領(lǐng)域技術(shù)人員可以認識到，本申請并不局限于此。
[0036]如圖7所示的時序圖，控制信號Scanl、Scan2、Scan3為波形相同的方波信號，控制信號Scan2相對于Scanl具有tl的延時，控制信號Scan3相對于Scan2具有tl的延時，且
0.5p，p為方波信號的脈沖寬度。
[0037]在第一工作時間Tl內(nèi)，第一控制信號Scanl和第二控制信號Scan2為低電平信號，第三控制信號Scan2以及Emit為高電平信號。第一晶體管Ml和第二晶體管M2導(dǎo)通，第三晶體管M3、第五晶體管M5和第六晶體管M6截止。在如圖6a所示的等效電路示意圖中，由于第一晶體管Ml和第二晶體管M2導(dǎo)通，第四晶體管M4的柵極與漏極通過第二晶體管M2短接在一起并與第一節(jié)點NI點電位相等，由于第一晶體管Ml導(dǎo)通，此時第一節(jié)點NI點電位為Vref，電容C通過第一電源電壓Vdd充電，此時電容C兩端的電壓為VDD-Vrrf。
[0038]在第二工作時間T2內(nèi)，第二控制信號Scan2和第三控制信號Scan3為低電平信號，第一控制信號Scanl和Emit信號為高電平信號。第二晶體管M2、第三晶體管M3以及第七晶體管M7導(dǎo)通，第一晶體管Ml、第五晶體管M5和第六晶體管M6截止。在如圖6b所示的等效電路示意圖中，數(shù)據(jù)信號電壓Vdata通過第三晶體管M3寫入第四晶體管M4的源極，也即第二節(jié)點N2，第四晶體管M4的柵極電壓從初始點位Vref開始上升，一直升至Vdata+Vth，其中Vth為第四晶體管M4的閾值電壓，此時第四晶體管M4的柵極和漏極的電壓均為Vdata+Vth，即第一節(jié)點NI的電位為Vdata+Vth，從而，對第四晶體管M4的柵極電壓進行了閾值補償Vth，此時第四晶體管M4柵極與源極之間的電壓為Vdata- ( Vdata+Vth) = Vth。電容C兩端的電位為Vdata+Vth-VDD。
[0039]在第三工作時間!^內(nèi)，第三控制信號Scan3為低電平信號，第一控制信號Scanl、第二控制信號Scan2以及Emit信號為高電平信號。此時第三晶體管M3和第七晶體管M7導(dǎo)通，第一晶體管Ml、第二晶體管M2、第五晶體管M6和第六晶體管M6截止。在如圖6c所示的等效電路示意圖中，由于第二晶體管M2截止，第一節(jié)點NI的電位保持在Vdata+Vth，電容C兩端的電壓保持Vdata+Vth-VDD不變，由于第七晶體管M7的導(dǎo)通，第三節(jié)點N3的電位為Vref，能夠清除上一幀發(fā)光二極管OLED的陽極電壓。
[0040]在第四工作時間T4內(nèi)，第四控制信號Emit為低電平信號，第一控制信號Scanl、第二控制信號Scan2以及第三控制信號Scan3為高電平信號。此時第五晶體管M5和第六晶體管M6導(dǎo)通，第一晶體管Ml、第二晶體管M2、第三晶體管M3以及第七晶體管M7截止。在如圖6d所示的等效電路示意圖中，電容C的兩端分別與第四晶體管M4的柵極和源極相連。因此，第二節(jié)點N2處的任何電壓變化，都會反饋到第一節(jié)點NI處，也就是說電容C兩端的電壓差(S卩，第四晶體管M4柵極和源極之間的電SVgs)不會變化，此時，第四晶體管M4處于穩(wěn)定的飽和狀態(tài)，且流過發(fā)光二極管OLED的電流為:
[0041 ] I oied = K (Vgs-Vth)2=K (Vdata-Vdd )2
[0042]其中，1(是與第四晶體管M4的工藝參數(shù)和幾何尺寸有關(guān)的常數(shù)，Vgs為第四晶體管M4柵極和源極之間的電壓。
[0043]由上式可知，驅(qū)動OLED的發(fā)光電流只與第一電源電壓Vdd和數(shù)據(jù)信號電壓Vdata有關(guān)，而與第四晶體管的閾值電壓Vth無關(guān)。由于電容C沒有充電或放電的路徑，電容C中的電荷以及兩端的電壓均保持不變，故流過OLED的電流保持為I =K(Vdata-VDD)2，OLED保持此發(fā)光狀態(tài)。因此可以改善流過OLED電流的均勻性，達到亮度均勻。
[0044]如圖7所示的工作時序電路處于有效電平狀態(tài)的脈沖寬度可以小于等于兩倍的像素電路陣列中掃描一行子像素的周期T，同時大于等于一倍的掃描一行子像素的周期T，這樣一來，在液晶顯示面板中，對于行數(shù)較多的驅(qū)動電路，可以避免由于工作時間太短而引起的晶體管不能夠充分導(dǎo)通的問題。晶體管的工作時間過短，使得晶體管的上升沿和下降沿的延遲時間在一個時鐘周期內(nèi)所占的比例過大，晶體管不能夠充分進入飽和狀態(tài)，從而影響發(fā)光器件的亮度。
[0045]本申請還示出了一種顯示裝置，顯示裝置包括由多個nXm陣列形式(S卩η行m列，其中η和m均為正整數(shù))構(gòu)成的像素電路陣列，以及與每個像素相連的沿第一方向延伸的多條柵極驅(qū)動信號線，用于提供各像素電路的驅(qū)動信號，和沿第二方向延伸的多條數(shù)據(jù)線，用于提供各像素電路的數(shù)據(jù)信號電壓，上述每條柵極驅(qū)動信號線與數(shù)據(jù)線之間限定出一個子像素，上述第一方向和第二方向呈正交排布。上述像素電路陣列包括陣列排布的采用上述實施例提供的像素驅(qū)動電路，具體地，顯示面板的每個子像素均采用上述實施例提供的像素驅(qū)動電路。當(dāng)上述驅(qū)動信號Scan2為顯示面板上第i行的柵極驅(qū)動信號時，上述驅(qū)動信號Scanl為顯示面板上第1-Ι行的柵極驅(qū)動信號，上述驅(qū)動信號Scan3為顯示面板上第i+Ι行的柵極驅(qū)動信號，其中2<i<n-l。在上述像素電路陣列中，掃描一行子像素的周期為T，上述各柵極驅(qū)動信號線提供的驅(qū)動信號的脈沖寬度P可以小于等于2T，同時大于等于T。
[0046]本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，本申請中所涉及的發(fā)明范圍，并不限于上述技術(shù)特征的特定組合而成的技術(shù)方案，同時也應(yīng)涵蓋在不脫離所述發(fā)明構(gòu)思的情況下，由上述技術(shù)特征或其等同特征進行任意組合而形成的其它技術(shù)方案。例如上述特征與本申請中公開的(但不限于)具有類似功能的技術(shù)特征進行互相替換而形成的技術(shù)方案。
【主權(quán)項】
1.一種像素驅(qū)動電路，其特征在于，包括:第一重置單元、閾值補償單元、數(shù)據(jù)信號輸入單元、驅(qū)動單元和發(fā)光單元； 其中，所述第一重置單元用于在第一控制信號的控制下，將重置信號提供至所述驅(qū)動單元； 所述閾值補償單元用于在第二控制信號的控制下，向所述驅(qū)動單元提供閾值補償； 所述數(shù)據(jù)信號輸入單元用于在第三控制信號的控制下，將數(shù)據(jù)信號電壓提供至所述驅(qū)動單元； 所述驅(qū)動單元用于向所述發(fā)光單元提供發(fā)光控制信號； 所述發(fā)光單元包括發(fā)光二極管，所述發(fā)光單元用于基于所述發(fā)光控制信號生成發(fā)光電流以點亮所述發(fā)光二極管； 所述第一控制信號、所述第二控制信號和所述第三控制信號為波形相同的方波信號，所述第二控制信號相對于所述第一控制信號具有的延時，且所述第三控制信號相對于所述第二控制信號具有的延時，且滿足: tiX).5p，p為所述方波信號的脈沖寬度。2.根據(jù)權(quán)利要求1所述的像素驅(qū)動電路，其特征在于，所述第一重置單元包括第一晶體管，所述第一晶體管的第一電極連至重置電壓端，所述第一晶體管的第二電極連至所述驅(qū)動單元的輸出端，所述第一晶體管的柵極用于接收所述第一控制信號;所述重置電壓端用于為所述第一重置單元的重置信號提供重置電壓值。3.根據(jù)權(quán)利要求2所述的像素驅(qū)動電路，其特征在于，所述閾值補償單元包括第二晶體管，所述第二晶體管的第一電極連至所述驅(qū)動單元的驅(qū)動控制端，所述第二晶體管的第二電極連至所述驅(qū)動單元的輸出端，所述第二晶體管的柵極用于接收所述第二控制信號。4.根據(jù)權(quán)利要求3所述的像素驅(qū)動電路，其特征在于，所述數(shù)據(jù)信號輸入單元包括第三晶體管，所述第三晶體管的第一電極連至數(shù)據(jù)輸入信號線，所述第三晶體管的第二電極連至所述驅(qū)動單元的輸入端，所述第三晶體管的柵極用于接收第三控制信號。5.根據(jù)權(quán)利要求4所述的像素驅(qū)動電路，其特征在于，所述驅(qū)動單元包括第四晶體管，所述驅(qū)動單元的控制端為所述第四晶體管的柵極端，所述驅(qū)動單元的輸入端為所述第四晶體管的第一電極，所述驅(qū)動單元的輸出端為所述第四晶體管的第二電極。6.根據(jù)權(quán)利要求5所述的像素驅(qū)動電路，其特征在于，所述發(fā)光單元還包括第一發(fā)光單元和第二發(fā)光單元，所述第一發(fā)光單元包括第五晶體管，所述第五晶體管的第一電極連至第一電源電壓線，所述第五晶體管的第二電極與所述第四晶體管的第一電極相連;所述第二發(fā)光單元包括第六晶體管，所述第六晶體管的第一電極與所述第四晶體管的第二電極相連，所述第六晶體管的第二電極與所述發(fā)光二極管的陽極端相連，所述發(fā)光二極管的陰極端連至第二電源電壓線，所述第五晶體管的柵極和所述第六晶體管的柵極用于接收第四控制信號。7.根據(jù)權(quán)利要求6所述的像素驅(qū)動電路，其特征在于，所述像素驅(qū)動電路還包括第二重置單元以及存儲單元； 其中，所述第二重置單元用于在所述第三控制信號的控制下，將重置信號提供至所述發(fā)光單元； 所述存儲單元用于存儲所述數(shù)據(jù)信號輸入單元向所述驅(qū)動單元輸入的數(shù)據(jù)信號電壓。8.根據(jù)權(quán)利要求7所述的像素驅(qū)動電路，其特征在于，所述第二重置單元包括第七晶體管，所述第七晶體管的第一電極連至所述重置電壓端，所述第七晶體管的第二電極與所述發(fā)光二極管的陽極端相連，所述第七晶體管的柵極用于接收所述第三控制信號，所述重置電壓端用于為所述第二重置單元的重置信號提供重置電壓值。9.根據(jù)權(quán)利要求7所述的像素驅(qū)動電路，其特征在于，所述存儲單元包括存儲電容，所述存儲電容的一端連至所述第一電源電壓線，另一端與所述第四晶體管的柵極相連。10.一種顯示裝置，其特征在于，包括: 像素電路陣列，其中所述像素電路陣列包括陣列排布的多個如權(quán)利要求1-9任意一項所述的像素驅(qū)動電路。11.根據(jù)權(quán)利要求10所述的顯示裝置，其特征在于，所述脈沖寬度P滿足: T<p<2T，T為所述像素電路陣列中掃描一行子像素的周期。
【文檔編號】G09G3/3233GK106097976SQ201610709790
【公開日】2016年11月9日
【申請日】2016年8月23日
【發(fā)明人】吳天, 吳天一
【申請人】上海天馬微電子有限公司, 天馬微電子股份有限公司