專利名稱：像素結(jié)構(gòu)、陣列基板及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及顯示領(lǐng)域，尤其涉及一種像素結(jié)構(gòu)、陣列基板及顯示裝置。
背景技術(shù)：
薄膜晶體管液晶顯不器(ThinFilm Transistor Liquid Crystal Display,TFT-LCD)具有體積小、功耗低、無輻射等特點(diǎn)，在當(dāng)前平板顯示器市場中占據(jù)了主導(dǎo)地位。TFT-LCD主要由對盒的陣列基板和彩膜基板構(gòu)成，其中陣列基板上形成有柵線(Gate線)、數(shù)據(jù)線(Data線)、像素電極和薄膜晶體管，每個(gè)像素電極由薄膜晶體管控制。當(dāng)薄膜晶體管導(dǎo)通時(shí)，像素電極在導(dǎo)通時(shí)間內(nèi)充電，薄膜晶體管截止后，像素電極電壓將維持到下一次掃描時(shí)重新充電。目前，各大廠商正逐漸將顯示效果更優(yōu)良的各種廣視角技術(shù)應(yīng)用于移動性產(chǎn)品中，比如 IPS (In-Plane Switching,共面轉(zhuǎn)換)、AD-SDS (Advanced-SuperDimensionalSwitching，高級超維場開關(guān)，簡稱為ADS)等廣視角技術(shù)。在IPS模式下，通過同一平面內(nèi)像素電極和公共電極形成水平電場；在ADS模式下，通過同一平面內(nèi)狹縫電極邊緣所產(chǎn)生的電場以及狹縫電極層與不同層的板狀電極層間產(chǎn)生的電場形成多維電場，使液晶盒內(nèi)狹縫電極間、電極正上方所有取向液晶分子都能夠產(chǎn)生旋轉(zhuǎn)，從而提高了液晶工作效率并增大了透光效率。圖1為現(xiàn)有技術(shù)中IPS像素結(jié)構(gòu)的俯視圖，圖2為沿圖1中A-A’線的截面圖，圖3為現(xiàn)有技術(shù)中ADS像素結(jié)構(gòu)的俯視圖，圖4為沿圖3中B-B’線的截面圖，可以看出，現(xiàn)有技術(shù)普遍采用單柵結(jié)構(gòu)，即一個(gè)像素中僅有一個(gè)薄膜晶體管，用于連接像素電極，由于薄膜晶體管中漏電極與柵電極之間存在重疊，導(dǎo)致薄膜晶體管存在耦合電容Cgd。在薄膜晶體管截止的瞬間，該耦合電容Cgd上存儲的電荷Qgd發(fā)生改變，引起像素電極上的電荷分布發(fā)生變化，從而使加載在像素電極上的電壓發(fā)生變化，導(dǎo)致像素電極產(chǎn)生跳變電壓AVp，而驅(qū)動液晶偏轉(zhuǎn)的電壓 是像素電極和公共電極的壓差，由于公共電極的電壓恒定，因此液晶兩端的壓差實(shí)際產(chǎn)生了跳變電壓Λ Vp，從而會引起畫面閃爍。另外，在實(shí)際生產(chǎn)中，由于工藝和設(shè)備的不穩(wěn)定，使同一母板不同位置處漏電極與柵電極之間的重疊面積大小不均，引起耦合電容Cgd大小不等，造成每個(gè)像素電極產(chǎn)生的跳變電壓AVp不同，進(jìn)而造成像素電極電壓的不規(guī)則分布，使畫面顯示不均勻，嚴(yán)重影響畫面品質(zhì)。

實(shí)用新型內(nèi)容有鑒于此，本實(shí)用新型的主要目的在于提供一種像素結(jié)構(gòu)、陣列基板及顯示裝置，能夠避免畫面閃爍及畫面顯示不均勻的情況,提高畫面品質(zhì)。為達(dá)到上述目的，本實(shí)用新型的技術(shù)方案是這樣實(shí)現(xiàn)的:—種像素結(jié)構(gòu)，包括:第一薄膜晶體管、第二薄膜晶體管、柵線、數(shù)據(jù)線、公共線、像素電極和公共電極；其中，所述第一薄膜晶體管的柵極連接?xùn)啪€，漏極連接像素電極，源極連接數(shù)據(jù)線，柵線控制所述第一薄膜晶體管導(dǎo)通后，像素電極在所述第一薄膜晶體管導(dǎo)通時(shí)間內(nèi)充電，所述第一薄膜晶體管截止時(shí)，像素電極上產(chǎn)生第一跳變電壓；所述第二薄膜晶體管的柵極連接?xùn)啪€，漏極連接公共電極，源極連接公共線，柵線控制所述第二薄膜晶體管導(dǎo)通后，公共電極在所述第二薄膜晶體管導(dǎo)通時(shí)間內(nèi)充電，所述第二薄膜晶體管截止時(shí)，公共電極上產(chǎn)生第二跳變電壓；所述第二跳變電壓與所述第一跳變電壓的幅值和方向相同。所述像素結(jié)構(gòu)的像素電極和公共電極同層設(shè)置，像素電極和公共電極分別通過鈍化層上的過孔與第一薄膜晶體管的第一漏極、第二薄膜晶體管的第二漏極連接。所述像素結(jié)構(gòu)的像素電極和公共電極設(shè)置于不同層，所述像素電極直接與第一薄膜晶體管的第一漏極連接，公共電極通過鈍化層上的過孔與第二薄膜晶體管的第二漏極連接。一種陣列基板，包括上述的像素結(jié)構(gòu)。一種顯示裝置，包括上述的陣列基板。本實(shí)用新型所述的像素結(jié)構(gòu)、陣列基板及顯示裝置中，像素結(jié)構(gòu)包括:第一薄膜晶體管、第二薄膜晶體管、柵線、數(shù)據(jù)線、公共線、像素電極和公共電極；其中，所述第一薄膜晶體管的柵極連接?xùn)啪€，漏極連接像素電極，源極連接數(shù)據(jù)線；所述第二薄膜晶體管的柵極連接?xùn)啪€，漏極連接公共電極，源極連接公共線。通過本實(shí)用新型，能夠使像素電極和公共電極都產(chǎn)生完全相同的跳變電壓，以保持液晶上的電壓差不發(fā)生變化，從而完全消除了耦合電容導(dǎo)致的跳變電壓對液晶顯示的影響，避免畫面閃爍及畫面顯示不均勻的情況，提高畫面品質(zhì)。

圖1為現(xiàn)有技術(shù)中IPS像素結(jié)構(gòu)的俯視圖；圖2為沿圖1中A-A’線的截面圖；圖3為現(xiàn)有技術(shù)中ADS像素結(jié)構(gòu)的俯視圖；圖4為沿圖3中B-B’線的截面圖；圖5為本實(shí)用新型實(shí)施例一種IPS像素結(jié)構(gòu)示意圖；圖6為本實(shí)用新型實(shí)施例多個(gè)IPS像素的俯視圖；圖7為沿圖5中C-C’線的截面圖；圖8為本實(shí)用新型實(shí)施例一種ADS像素結(jié)構(gòu)示意圖；圖9為本實(shí)用新型實(shí)施例多個(gè)ADS像素的俯視圖；圖10為沿圖8中D-D’線的截面圖；圖11為本實(shí)用新型實(shí)施例一種像素結(jié)構(gòu)的制造方法流程示意圖；圖12為本實(shí)用新型實(shí)施例一種形成像素電極和公共電極的方法流程示意圖；圖13為本實(shí)用新型實(shí)施例另一種形成像素電極和公共電極的方法流程示意圖。附圖標(biāo)記說明:11、柵線；12、數(shù)據(jù)線；13、公共線；14、像素電極；15、公共電極；21、基板；22、柵線；23、柵極絕緣層；24、源極；25、漏極；26、有源層；27、PVX層；28、像素電極；29、公共電極；[0032]31、柵線；32、數(shù)據(jù)線；33、公共線；34、像素電極；35、公共電極；41、基板；42、柵線；43、柵極絕緣層；44、源極；45、漏極；46、有源層；47、PVX層；48、像素電極；49、公共電極；51、第一薄膜晶體管；52、第二薄膜晶體管；53、柵線；54、數(shù)據(jù)線；55、公共線；56、像素電極；57、公共電極；701、基板；702、柵線；703、柵絕緣層；704、第一源極；705、第一漏極；706、第二源極；707、第二漏極；708a、第一有源單元；708b、第二有源單元；709、PVX層；710、像素電極；711、公共電極；81、第一薄膜晶體管；82、第二薄膜晶體管；83、柵線；84、數(shù)據(jù)線；85、公共線；86、像素電極；87、公共電極；1001、基板;1002、柵線;1003、柵絕緣層；1004、第一源極;1005、第一漏極;1006、第二源極；1007、第二漏極；1008a、第一有源單元；1008b、第二有源單元；1009、PVX層；1010、像素電極;1011、公共電極；
具體實(shí)施方式
本實(shí)用新型的基本思想是:像素結(jié)構(gòu)包括:第一薄膜晶體管、第二薄膜晶體管、柵線、數(shù)據(jù)線、公共線、像素電極和公共電極；其中，所述第一薄膜晶體管的柵極連接?xùn)啪€，漏極連接像素電極，源極連接數(shù)據(jù)線；所述第二薄膜晶體管的柵極連接?xùn)啪€，漏極連接公共電極，源極連接公共線。圖5為本實(shí)用新型實(shí)施例一種IPS像素結(jié)構(gòu)示意圖，如圖5所示，該像素結(jié)構(gòu)包括:第一薄膜晶體管51、第二薄膜晶體管52、柵線53、數(shù)據(jù)線54、公共線55、像素電極56和公共電極57 ;其中，第一薄膜晶體管51的柵極連接?xùn)啪€53，漏極連接像素電極56，源極連接數(shù)據(jù)線54，柵線53控制第一薄膜晶體管51導(dǎo)通后，像素電極56在第一薄膜晶體管導(dǎo)通時(shí)間內(nèi)充電，第一薄膜晶體管51截止時(shí),像素電極56上產(chǎn)生第一跳變電壓；第二薄膜晶體管52的柵極連接?xùn)啪€53，漏極連接公共電極57，源極連接公共線55，柵線53控制第二薄膜晶體管52導(dǎo)通后，公共電極57在第二薄膜晶體管導(dǎo)通時(shí)間內(nèi)充電，第二薄膜晶體管52截止時(shí)，公共電極57上產(chǎn)生第二跳變電壓，所述第二跳變電壓與所述第一跳變電壓的幅值和方向相同。多個(gè)IPS像素的俯視圖如圖6所示，沿圖5中C-C’線的截面圖如圖7所示，該截面圖中，像素結(jié)構(gòu)包括:基板701、柵線702、柵絕緣層703、第一源極704、第一漏極705、第二源極706、第二漏極707、有源層708、鈍化層(PVX) 709、像素電極710和公共電極711，其中，像素電極710和公共電極711同層設(shè)置，像素電極710和公共電極711分別通過PVX層709上的過孔與第一漏極705、第二漏極707連接。具體一個(gè)示例為，柵線702位于所述基板701上，柵絕緣層703位于柵線702上，有源層708位于柵絕緣層703上，有源層包括第一有源單元708a和第二有源單元708b，源/漏極層包括彼此間隔的第一源極704和第一漏極705，以及包括彼此間隔的第二源極706和第二漏極707，且所述有源層708分別在對應(yīng)于所述源極和所述漏極之間間隔的部分形成溝道區(qū)域，鈍化層709 (PVX)位于源/漏極層上，像素電極710和公共電極711同層設(shè)置，像素電極710和公共電極711分別通過PVX層與第一漏極705、第二漏極707連接。根據(jù)上述的像素結(jié)構(gòu)，每個(gè)像素的像素電極和公共電極都需通過薄膜晶體管進(jìn)行充電，像素電極施加灰階電壓，公共電極施加Com電壓，控制液晶進(jìn)行顯示。其中第一薄膜晶體管51和第二薄膜晶體管52采用完全相同的設(shè)計(jì)，由于耦合電容(Cgd)和柵極開關(guān)電壓(Vgh/Vgl)完全相同，因此在像素電極和公共電極上引起的跳變電壓也是完全相同的，從而可以使加在液晶兩端的電壓保持不變。需要說明的是，本實(shí)用新型所述的方案同樣適用于ADS像素結(jié)構(gòu)，圖8為本實(shí)用新型實(shí)施例一種ADS像素結(jié)構(gòu)示意圖，該ADS像素結(jié)構(gòu)消除耦合電容導(dǎo)致的跳變電壓對液晶顯示的影響的原理與上述IPS像素結(jié)構(gòu)相同。多個(gè)ADS像素的俯視圖如圖9所示，沿圖8中D-D’線的截面圖如圖10所示，該截面圖中，像素結(jié)構(gòu)包括:基板1001、柵線1002、柵絕緣層1003、第一源極1004、第一漏極1005、第二源極1006、第二漏極1007、有源層1008、PVX層1009、像素電極1010和公共電極1011，其中，像素電極1010和公共電極1011設(shè)置于不同層，像素電極1010直接與第一漏極1005連接，公共電極1011通過PVX層1009上的過孔與第二漏極1007連接。具體一個(gè)示例為，柵線1002位于所述基板1001上，柵絕緣層1003位于柵線1002上，有源層位于柵絕緣層1003上，有源層包括第一有源單元1008a和第二有源單元1008b，源/漏極層包括彼此間隔的第一源極1004和第一漏極1005，以及包括彼此間隔的第二源極1006和第二漏極1007，且所述有源層1008a，分別在對應(yīng)于所述源極和所述漏極之間間隔的部分形成溝道區(qū)域，鈍化層1009 (PVX)位于源/漏極層上，像素電極1010和公共電極1011設(shè)置于不同層，像素電極1010位于鈍化層1009下，公共電極1011位于鈍化層1009上，像素電極1010直接與第一漏極1005連接，公共電極1011通過PVX層1009上的過孔與第二漏極1007連接。本實(shí)用新型還相應(yīng)地提出了一種陣列基板，該陣列基板包括上述的像素結(jié)構(gòu)。本實(shí)用新型還相應(yīng)地提出了一種顯示裝置，該顯示裝置包括上述的陣列基板。本實(shí)用新型還提出了一種像素結(jié)構(gòu)的制造方法，如圖11所示，該方法包括:步驟111:在基板上形成包括第一柵極和第二柵極的圖形；在基板上形成柵極層薄膜并圖形化，形成包括第一柵極和第二柵極的圖形。這里，可采用濕法刻蝕工藝形成柵極，該步驟可以采用現(xiàn)有構(gòu)圖工藝，包括制作圖形的掩膜、曝光、顯影、光刻，刻蝕等過程，舉例來說，采用構(gòu)圖工藝在基板上形成柵電極，具體為:首先在基板上沉積柵電極層，然后涂布光刻膠，利用掩膜板對光刻膠進(jìn)行曝光和顯影處理來形成光刻膠圖案，接著利用該光刻膠圖案作為蝕刻掩模，通過刻蝕等工藝去除相應(yīng)的電極層，并且去除剩余的光刻膠，最終在基板上形成柵電極圖形。在制作柵極時(shí)，還可以包括形成與柵極連接的柵線。由于本實(shí)施例需要兩個(gè)薄膜晶體管，因此該步驟中需要制作兩個(gè)薄膜晶體管的柵極，一種情況是兩個(gè)TFT共用一個(gè)柵極，該柵極連接一條柵線；另一種是形成兩個(gè)間隔的相互獨(dú)立的兩個(gè)柵極，兩個(gè)柵極分別連接同一條柵線。本實(shí)用新型實(shí)施例中第一柵極和第二柵極與柵線可以是一體形成的，為方便描述，第一柵極和第二柵極可以簡稱為柵線。步驟112:在完成前述步驟的基板上形成柵極絕緣層的圖形；步驟113:在完成前述步驟的基板上形成有源層，包括第一有源單元和第二有源單元。[0054]步驟114:在完成前述步驟的基板上形成包括第一源極、第一漏極、第二源極和第二漏極的圖形；在形成有有源層的基板上形成源漏金屬層薄膜并進(jìn)行構(gòu)圖工藝，形成第一源極、第一漏極、第二源極和第二漏極的圖形，源漏金屬層包括彼此間隔的第一源極和第一漏極，彼此間隔的第二源極和第二漏極，且所述有源層在對應(yīng)于各自的源極和所述漏極之間間隔的部分形成溝道區(qū)域；該步驟中還可以包括形成薄膜晶體管的源漏極所需連接的數(shù)據(jù)線。步驟115:在完成前述步驟的基板上形成包括像素電極和公共電極的圖形，所述像素電極與第一漏極相連，所述公共電極與第二漏極相連。具體的，當(dāng)像素電極和公共電極可以位于不同層時(shí)(如ADS)，如圖12所示，步驟115包括:步驟1151:先制作像素電極，使像素電極與第一漏極相連；當(dāng)然也可以先公共電極，使其與第一漏極相連；步驟1152:在完成上述步驟后，形成鈍化層，并通過構(gòu)圖工藝形成包括鈍化層過孔的圖形，所述鈍化層過孔位于第二漏極的所在位置；步驟1153:在完成前述步驟的基板上形成透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括公共電極的圖形，所述公共電極通過鈍化層過孔與第二漏極連接；當(dāng)然也可以是像素電極，使其與第二漏極相連。具體的，當(dāng)像素電極和公共電極位于同層時(shí)(如IPS)，如圖13所示，步驟115包括:步驟1151’:在完成上述步驟后，形成鈍化層，并通過構(gòu)圖工藝形成包括鈍化層過孔的圖形，所述鈍化 層過孔分別位于第一漏極和第二漏極的所在位置；步驟1152’:在完成前述步驟的基板上形成透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括公共電極和像素電極圖形，所述像素電極通過鈍化層過孔與第一漏極連接，所述公共電極通過鈍化層過孔與第二漏極相連。需要說明的是，本實(shí)用新型中，根據(jù)需要可選用不同材質(zhì)的基板，如玻璃基板或石英基板等。本實(shí)用新型實(shí)施例同一像素結(jié)構(gòu)中的像素電極和公共電極的位置和名稱是相對的，即像素電極在施加所需的灰階電壓時(shí)可以稱為像素電極，而如果施加Com電壓時(shí)可以稱為公共電極。通常的TFT-LCD公共電極為直流恒定電壓，當(dāng)像素電極充電完成后，由于耦合電容Cgd的作用，柵電壓由Vgh變?yōu)閂gl時(shí)，耦合電容Cgd會影響到像素電極上的電荷分布，導(dǎo)致像素電極上產(chǎn)生跳變電壓Λ Vp。通過本實(shí)用新型所述的采用雙柵極同時(shí)對像素電極和公共電極進(jìn)行充電的技術(shù)方案，在柵極關(guān)閉時(shí)，像素電極和公共電極都產(chǎn)生完全相同的跳變電壓(幅值和方向相同的跳變電壓)，從而保持液晶上的電壓差沒有變化，即液晶的驅(qū)動電壓不變，從而可以完全消除耦合電容導(dǎo)致的跳變電壓對顯示畫面的影響。以上所述，僅為本實(shí)用新型的較佳實(shí)施例而已，并非用于限定本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種像素結(jié)構(gòu)，其特征在于，該像素結(jié)構(gòu)包括:第一薄膜晶體管、第二薄膜晶體管、柵線、數(shù)據(jù)線、公共線、像素電極和公共電極；其中， 所述第一薄膜晶體管的柵極連接?xùn)啪€，漏極連接像素電極，源極連接數(shù)據(jù)線，柵線控制所述第一薄膜晶體管導(dǎo)通后，像素電極在所述第一薄膜晶體管導(dǎo)通時(shí)間內(nèi)充電，所述第一薄膜晶體管截止時(shí)，像素電極上產(chǎn)生第一跳變電壓； 所述第二薄膜晶體管的柵極連接?xùn)啪€，漏極連接公共電極，源極連接公共線，柵線控制所述第二薄膜晶體管導(dǎo)通后，公共電極在所述第二薄膜晶體管導(dǎo)通時(shí)間內(nèi)充電，所述第二薄膜晶體管截止時(shí)，公共電極上產(chǎn)生第二跳變電壓； 所述第二跳變電壓與所述第一跳變電壓的幅值和方向相同。
2.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，所述像素結(jié)構(gòu)的像素電極和公共電極同層設(shè)置，像素電極和公共電極分別通過鈍化層上的過孔與第一薄膜晶體管的第一漏極、第二薄膜晶體管的第二漏極連接。
3.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，所述像素結(jié)構(gòu)的像素電極和公共電極設(shè)置于不同層，所述像素電極直接與第一薄膜晶體管的第一漏極連接，公共電極通過鈍化層上的過孔與第二薄膜晶體管的第二漏極連接。
4.一種陣列基板，其特征在于，該陣列基板包括權(quán)利要求1至3任一項(xiàng)所述的像素結(jié)構(gòu)。
5.一種顯示裝置， 其特征在于，該顯示裝置包括權(quán)利要求4所述的陣列基板。
專利摘要本實(shí)用新型公開了一種像素結(jié)構(gòu)，包括第一薄膜晶體管、第二薄膜晶體管、柵線、數(shù)據(jù)線、公共線、像素電極和公共電極；其中，所述第一薄膜晶體管的柵極連接?xùn)啪€，漏極連接像素電極，源極連接數(shù)據(jù)線；所述第二薄膜晶體管的柵極連接?xùn)啪€，漏極連接公共電極，源極連接公共線。本實(shí)用新型還相應(yīng)地公開了一種陣列基板及顯示裝置。通過本實(shí)用新型，能夠使像素電極和公共電極都產(chǎn)生完全相同的跳變電壓，以保持液晶上的電壓差不發(fā)生變化，從而完全消除了耦合電容導(dǎo)致的跳變電壓對液晶顯示的影響，避免畫面閃爍及畫面顯示不均勻的情況，提高畫面品質(zhì)。
文檔編號G02F1/1362GK203084392SQ20122070811
公開日2013年7月24日 申請日期2012年12月19日 優(yōu)先權(quán)日2012年12月19日
發(fā)明者薛海林, 王磊, 李月, 曹起, 薛艷娜 申請人:北京京東方光電科技有限公司