本實用新型涉及液晶顯示領域，特別涉及一種陣列基板和顯示裝置。

背景技術：

現(xiàn)有的液晶顯示器件中，平面轉換(In Plane Switching，IPS)模式主要利用設置在液晶層同一側的像素電極與公共電極，通過彼此間形成的平面電場來使液晶分子在平行于顯示面的平面內(nèi)偏轉，相較于傳統(tǒng)的扭轉向列(Twisted Nematic，TN)模式可以實現(xiàn)更高的對比度與更寬廣的視角。然而正是由于IPS模式利用平面電場來使液晶分子偏轉，高分辨率下相鄰像素區(qū)域之間更容易產(chǎn)生電場間的相互干擾，使得相鄰像素區(qū)域邊緣處的電場混亂，產(chǎn)生漏光和混色等現(xiàn)象，降低像素開口率，極大地影響了顯示器件的顯示性能。

技術實現(xiàn)要素：

針對現(xiàn)有技術中的缺陷，本實用新型提供一種觸控面板及其制作方法、顯示裝置，可以改善現(xiàn)有平面轉換類型的顯示器件由像素邊緣處的電場混亂所造成的顯示性能下降。

第一方面，本實用新型提供一種陣列基板，包括行列排布的若干個子像素區(qū)域，所述子像素區(qū)域包括像素開口區(qū)；

所述子像素區(qū)域內(nèi)設有一個像素電極和一個公共電極；所述公共電極連接公共電壓；

行方向上相鄰的兩個子像素區(qū)域之間設有導電圖形，至少部分的所述導電圖形位于行方向上相鄰的兩個子像素區(qū)域中的像素開口區(qū)之間；所述導電圖形連接公共電壓。

在一種可能的實現(xiàn)方式中，所述公共電極通過連接公共電壓線連接公共電壓，所述公共電壓線設置在相鄰兩行的像素開口區(qū)之間。

在一種可能的實現(xiàn)方式中，所述陣列基板包括第一導電層，所述導電圖形與所述公共電極均包含于所述第一導電層。

在一種可能的實現(xiàn)方式中，所述公共電極與至少一個鄰近導電圖形在所述第一導電層中相連，所述鄰近導電圖形是設置在所述公共電極所在的子像素區(qū)域與相鄰的子像素區(qū)域之間的導電圖形。

在一種可能的實現(xiàn)方式中，行方向上設置在同一子像素區(qū)域兩側的兩個所述導電圖形在所述第一導電層中相連，和/或，設置在列方向上相鄰的兩個子像素區(qū)域的同一側的兩個所述導電圖形在所述第一導電層中相連。

在一種可能的實現(xiàn)方式中，所述第一導電層中設置在列方向上相鄰的兩個子像素區(qū)域的同一側的兩個所述導電圖形之間設有第一連接圖形，和/或，所述第一導電層中行方向上設置在同一子像素區(qū)域兩側的兩個所述導電圖形之間設有第二連接圖形；相鄰兩列的所述像素開口區(qū)之間設有數(shù)據(jù)線，所述第一連接圖形和/或所述第二連接圖形的設置區(qū)域的至少部分與所述數(shù)據(jù)線的設置區(qū)域相互分離。

在一種可能的實現(xiàn)方式中，所述第一導電層中設置在列方向上相鄰的兩個子像素區(qū)域的同一側的兩個所述導電圖形之間設有第一連接圖形；所述導電圖形位于相鄰的兩條所述公共電壓線之間；所述第一連接圖形還在與所述公共電壓線的交疊處連接所述公共電壓線，所述導電圖形藉由所述第一連接圖形連接所述公共電壓線。

在一種可能的實現(xiàn)方式中，所述第一導電層中設置在列方向上相鄰的兩個子像素區(qū)域的同一側的兩個所述導電圖形之間設有第一連接圖形；所述第一連接圖形在行方向上的投影長度小于所述導電圖形在行方向上的投影長度。

在一種可能的實現(xiàn)方式中，所述第一導電層的形成材料為金屬材料。

在一種可能的實現(xiàn)方式中，所述像素電極包括沿行方向延伸的連接部；所述連接部與所述公共電壓線之間相互交疊。

在一種可能的實現(xiàn)方式中，相鄰兩行的所述像素開口區(qū)之間設有柵線；相鄰兩列的所述像素開口區(qū)之間設有數(shù)據(jù)線；

所述柵線在與所述數(shù)據(jù)線的交匯處的線寬小于在相鄰的兩條所述數(shù)據(jù)線之間的線寬，和/或，所述公共電壓線在與所述數(shù)據(jù)線的交匯處的線寬小于在相鄰的兩條所述數(shù)據(jù)線之間的線寬。

在一種可能的實現(xiàn)方式中，相鄰兩行的所述像素開口區(qū)之間設有柵線，所述導電圖形位于相鄰的兩條所述柵線之間。

在一種可能的實現(xiàn)方式中，相鄰兩行的所述像素開口區(qū)之間設有柵線；相鄰兩列的所述像素開口區(qū)之間設有數(shù)據(jù)線；所述子像素區(qū)域內(nèi)還設有一個晶體管，所述晶體管的柵極連接所述柵線，柵極以外的第一極連接所述數(shù)據(jù)線，第二極連接所述像素電極；其中，所述數(shù)據(jù)線與所述晶體管的第一極之間藉由所述數(shù)據(jù)線的延伸圖形連接，所述延伸圖形在與所述柵線的交疊處設有開口。

在一種可能的實現(xiàn)方式中，相鄰兩行的所述像素開口區(qū)之間設有柵線；相鄰兩列的所述像素開口區(qū)之間設有數(shù)據(jù)線；所述子像素區(qū)域內(nèi)還設有一個晶體管，所述晶體管的柵極連接所述柵線，柵極以外的第一極連接所述數(shù)據(jù)線，第二極連接所述像素電極；其中，所述數(shù)據(jù)線與所述晶體管的第一極之間藉由所述數(shù)據(jù)線的延伸圖形連接，所述延伸圖形包括一個以上沿行方向延伸的線形部。

第二方面，本實用新型還提供了一種顯示裝置，包括上述任意一種陣列基板。

由上述技術方案可知，基于行方向上相鄰的兩個像素開口區(qū)之間設有導電圖形，導電圖形的至少部分位于行方向上相鄰的像素開口區(qū)之間，以及導電圖形連接公共電壓的設計，本實用新型中的導電圖形可以改變周圍空間的電場分布，使得起點在像素電極上并指向相鄰像素的電場線可以至少部分地終止于導電圖形，從而改善相鄰像素之間電場的相互干擾，矯正現(xiàn)有平面轉換IPS顯示器件像素邊緣處的電場混亂。相比于現(xiàn)有技術，本實用新型可以改善像素邊緣處的電場混亂所帶來的漏光和混色等問題，有助于像素開口率的提高和高分辨率的實現(xiàn)，優(yōu)化顯示器件的顯示性能。

附圖說明

為了更清楚地說明本實用新型實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本實用新型一個實施例提供的陣列基板的內(nèi)部結構示意圖；

圖2是本實用新型又一實施例提供的陣列基板的內(nèi)部結構示意圖；

圖3是圖2所示的陣列基板中柵極導電層的設置方式示意圖；

圖4是圖2所示的陣列基板中柵極導電層和有源層的設置方式示意圖；

圖5是圖2所示的陣列基板中柵極導電層、有源層和源漏導電層的設置方式示意圖；

圖6是圖2所示的陣列基板中第一導電層的設置方式示意圖；

圖7是本實用新型又一實施例提供的陣列基板的內(nèi)部結構示意圖；

圖8是圖7所示的陣列基板中柵極導電層和有源層的設置方式示意圖；

圖9是圖7所示的陣列基板中柵極導電層、有源層和源漏導電層的設置方式示意圖；

圖10是圖7所示的陣列基板中第一導電層的設置方式示意圖。

具體實施方式

為使本實用新型的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本實用新型實施方式作進一步地詳細描述。

圖1是本實用新型一個實施例提供的陣列基板的內(nèi)部結構示意圖。參見圖1，本實用新型實施例的陣列基板包括行列排布(附圖中的橫向為行方向，縱向為列方向)的若干個子像素區(qū)域Px(圖1中以網(wǎng)格線表示出不同子像素區(qū)域Px之間的分界線)，子像素區(qū)域Px包括像素開口區(qū)P0。其中，所述的像素開口區(qū)即陣列基板被配置用于透過顯示光線的區(qū)域。子像素區(qū)域Px內(nèi)設有一個像素電極D1和一個公共電極D2，因而可以用于在彼此間形成平面電場來形成平面轉換IPS模式的液晶顯示。其中，公共電極D2連接公共電壓線L0(為了圖示清晰，圖1中與最上方的公共電壓線L0相連的公共電極D2沒有繪出)，公共電壓線L0設置在相鄰兩行的像素開口區(qū)P0之間(即公共電壓線L0延伸的方向與行方向一致)。由此，公共電壓線L0可以用來為每一子像素區(qū)域Px內(nèi)的公共電極D2提供公共電壓。此外，行方向上相鄰的兩個子像素區(qū)域Px之間設有導電圖形D3，每一導電圖形D3均有至少一部分位于行方向上相鄰的兩個子像素區(qū)域Px中的像素開口區(qū)P0之間，并且導電圖形連接公共電壓。其中，導電圖形連接公共電壓的方式可以是連接公共電極D2和/或公共電壓線L0(可以是直接相連或者間接相連，未在圖1中示出)。

參見圖1，當所有子像素區(qū)域Px內(nèi)的像素電極D1與公共電極D2之間均加載有各自的數(shù)據(jù)電壓時，同一子像素區(qū)域Px內(nèi)的像素電極D1與公共電極D2之間形成電場強度與數(shù)據(jù)電壓的大小相對應的平面電場，從而可以通過使液晶分子偏轉來實現(xiàn)平面轉換IPS模式下的液晶顯示。然而，在沒有設置導電圖形D3的情況下，起點在像素電極D1上的電場線(也稱電力線)不僅會終止在同一子像素區(qū)域Px內(nèi)的公共電極D2上，還會終止在行方向上相鄰的子像素區(qū)域Px內(nèi)的公共電極D2上(即電場線跨越兩個行方向上相鄰的子像素區(qū)域之間的分界線)，從而引發(fā)行方向上相鄰的兩個子像素區(qū)域之間電場的相互干擾。當其所導致的像素開口區(qū)P0內(nèi)的電場變形程度達到一定水平之后，就會使像素開口區(qū)P0邊緣處的液晶分子偏轉異常，引發(fā)漏光和混色等問題。由此，本實用新型實施例通過至少部分地設置在行方向上相鄰的兩個像素開口區(qū)P0之間的導電圖形D3，可使上述跨子像素區(qū)域Px的電場線更傾向于終止在距離更近且同樣加載公共電壓的導電圖形D3上，從而減輕了行方向上相鄰的兩個子像素區(qū)域之間電場的相互干擾的程度。

可以看出，基于行方向上相鄰的兩個像素開口區(qū)之間設有導電圖形，導電圖形至少部分位于行方向上相鄰的像素開口區(qū)之間，以及導電圖形連接公共電壓的設計，本實用新型實施例中的導電圖形可以改變周圍空間的電場分布，使得起點在像素電極上并指向相鄰子像素區(qū)域的電場線可以至少部分地終止于導電圖形，從而改善相鄰子像素區(qū)域之間電場的相互干擾，矯正現(xiàn)有平面轉換IPS模式的顯示器件像素邊緣處的電場混亂。相比于現(xiàn)有技術，本實用新型實施例可以改善像素邊緣處的電場混亂所帶來的漏光和混色等問題，有助于像素開口率的提高和高分辨率的實現(xiàn)，優(yōu)化顯示器件的顯示性能。

需要說明的是，圖1中示出的子像素區(qū)域的大小、形狀、排列方式，像素電極與公共電極的大小、形狀、相對設置方式，像素開口區(qū)的大小、形狀、相對設置位置，公共電壓線的規(guī)格、形狀，以及導電圖形的大小、形狀等等均僅是一種示例，在具體實施時可根據(jù)實際應用需求進行更改，本實用新型對此不做限制。而且，圖1中公共電極D2通過第一過孔H1連接公共電壓線L0僅是一種示例，在具體實施時可根據(jù)實際應用需求采用其他方式形成公共電極與公共電壓之間的連接(比如通過導電的黑矩陣圖形形成公共電極與公共電壓之間的連接)，另外公共電壓線還可以設置在相鄰兩列的像素開口區(qū)之間，本實用新型對此不做限制。需要說明的是，附圖中僅以白色方塊表示過孔的設置位置和層結構通過過孔連接位置，而不表示層結構須在該位置處挖空或留白。

作為一種可能的實現(xiàn)方式，圖2是本實用新型又一實施例提供的陣列基板的內(nèi)部結構示意圖。參見圖2，本實用新型實施例中的陣列基板包括依次層疊的襯底、柵極導電層11、第一絕緣層、有源層12、第二絕緣層、源漏導電層13、第三絕緣層、第二導電層14、第一導電層15和第四絕緣層，其中的襯底、第一絕緣層、第二絕緣層、第三絕緣層和第四絕緣層未在附圖中示出。

圖3是圖2所示的陣列基板中柵極導電層的設置方式示意圖。參見圖2和圖3，柵極導電層11包括公共電壓線L0和柵線L1，公共電壓線L0和柵線L1均位于相鄰兩行的像素開口區(qū)P0之間。本實用新型實施例中，柵極導電層11通過導電材料的圖案化工藝形成在襯底的表面上，所采用的導電材料可以例如是銅、鋁、鉬、鎳等等，因設置在像素開口區(qū)P0之外而不需要采用透明材料形成。

圖4是圖2所示的陣列基板中柵極導電層和有源層的設置方式示意圖。參見圖2和圖4，有源層12設置在形成晶體管的區(qū)域內(nèi)，并與柵線L1相互交疊，其形成材料可根據(jù)所要形成的晶體管在半導體材料中選取，本實用新型對此不做限制。未在附圖中示出的是，柵極導電層11與有源層12被第一絕緣層上下間隔開，第一絕緣層可由例如氧化硅、氮化硅、透明樹脂等等的透明絕緣材料在襯底和柵極導電層11上采用例如化學氣相沉積的制作工藝形成，以作為所要形成的晶體管的柵絕緣層(Gate Insulator，GI)。

圖5是圖2所示的陣列基板中柵極導電層、有源層和源漏導電層的設置方式示意圖。參見圖2至圖5，源漏金屬層13包括數(shù)據(jù)線L2、數(shù)據(jù)線的延伸圖形Es，以及晶體管的漏極圖形Ed。其中，數(shù)據(jù)線L2位于相鄰兩列的像素開口區(qū)P0之間；延伸圖形Es在與柵線L1的交疊處設有開口Op，并通過第二絕緣層中的過孔與有源層12的左端連接；漏極圖形Ed通過第二絕緣層中的過孔與有源層12的右端連接。由此在每一子像素區(qū)域形成一個晶體管，晶體管的柵極通過與有源層12交疊的柵線L1形成(即柵極連接所在子像素區(qū)域對應的柵線)，晶體管的源極通過與有源層12連接的延伸圖形Es形成(即源極藉由延伸圖形連接所在子像素區(qū)域對應的數(shù)據(jù)線)，晶體管的漏極通過第三絕緣層中的第二過孔H2與第二導電層14中的像素電極D1相連(即漏極連接所在子像素區(qū)域對應的像素電極)。此外，參照圖4和圖5可知，柵線L1在與數(shù)據(jù)線L2的交匯處的線寬小于在相鄰的兩條數(shù)據(jù)線L2之間的線寬，公共電壓線L0在與數(shù)據(jù)線L2的交匯處的線寬小于在相鄰的兩條數(shù)據(jù)線L2之間的線寬。

在制作方式上，上述第二絕緣層可由例如氧化硅、氮化硅、透明樹脂等等的透明絕緣材料在第一絕緣層和有源層12上采用例如化學氣相沉積的制作工藝形成，并通過圖案化工藝在第二絕緣層中形成源極、漏極的連接過孔，然后通過導電材料的圖案化工藝在第二絕緣層上形成上述源漏金屬層13(所采用的導電材料可以例如是銅、鋁、鉬、鎳等等，因設置在像素開口區(qū)P0之外而不需要采用透明材料形成)。此后，可由例如氧化硅、氮化硅、透明樹脂等等的透明絕緣材料在第二絕緣層和源漏金屬層13上采用例如化學氣相沉積的制作工藝形成第三絕緣層，并通過圖案化工藝在第三絕緣層中形成第二過孔H2，再通過透明導電材料的圖案化工藝在第三絕緣層上形成上述第二導電層14。其中，第三絕緣層除了保持像素電極D1與下方結構之間的絕緣之外，在一些可能的實施方式中還可以制作為平坦化層，從而為像素電極D1的形成提供一平坦的表面。

圖6是圖2所示的陣列基板中第一導電層的設置方式示意圖。參見圖2和圖6，第一導電層15包括公共電極D2、導電圖形D3和第一連接圖形D4。其中，導電圖形D3位于相鄰的兩條柵線L1之間；公共電極D2與兩個鄰近導電圖形在第一導電層15中相連，鄰近導電圖形指的是公共電極D2所在的子像素區(qū)域與相鄰的子像素區(qū)域之間的導電圖形D3。由此，行方向上設置在同一子像素區(qū)域兩側的兩個導電圖形D3藉由公共電極D2在第一導電層中15相連。而且，每個子像素區(qū)域內(nèi)的公共電極D2通過設置在第三絕緣層、第二絕緣層和第一絕緣層中的第一過孔H1與對應的公共電壓線L0相連，并第一導電層15所形成的如圖6所示的網(wǎng)格狀圖形將公共電壓線L0上的公共電壓傳導至網(wǎng)格狀圖形的每一位置處。此外參照圖2和圖6可知，設置在列方向上相鄰的兩個子像素區(qū)域的同一側的兩個導電圖形D3藉由第一連接圖形D4在第一導電層15中相連，第一連接圖形D4的設置區(qū)域與數(shù)據(jù)線L2的設置區(qū)域相互分離。在制作方式上，上述第一過孔H1可以通過圖案化工藝在第三絕緣層、第二絕緣層和第一絕緣層中形成；上述第一導電層15可由透明導電材料的圖案化工藝在第三絕緣層上形成，上述第四絕緣層可由例如氧化硅、氮化硅、透明樹脂等等的透明絕緣材料在第三絕緣層、第一導電層15和第二導電層14上采用例如化學氣相沉積的制作工藝形成，以形成像素電極D1和公共電極D2的保護層和平坦化層。

在其他可能的實現(xiàn)方式中，陣列基板內(nèi)的層結構可以根據(jù)應用需求增加、減少或者位置交換，比如可以在第一導電層15與第二導電層14之間增加絕緣材料層，或者將第一導電層15與第二導電層14合并，或者去除第二絕緣層使源漏金屬層13直接與有源層12連接，或者改用頂柵結構形成子像素區(qū)域內(nèi)的晶體管等等，本實用新型對此不做限制。

可以看出的是，圖2至圖6所示出的陣列基板中設置了至少部分位于行方向上相鄰的像素開口區(qū)之間并連接公共電壓的導電圖形，因而可以改變周圍空間的電場分布，使得起點在像素電極上并指向相鄰子像素區(qū)域的電場線可以至少部分地終止于導電圖形，從而改善相鄰子像素區(qū)域之間電場的相互干擾，矯正現(xiàn)有平面轉換IPS模式的顯示器件像素邊緣處的電場混亂。相比于現(xiàn)有技術，本實用新型實施例可以改善像素邊緣處的電場混亂所帶來的漏光和混色等問題，有助于像素開口率的提高和高分辨率的實現(xiàn)，優(yōu)化顯示器件的顯示性能。

需要說明的是，本實施例中的第一導電層和第二導電層采用了透明導電材料(例如銀納米線材料或者銦錫氧化物ITO)形成，但在本實用新型的其他實現(xiàn)方式中，第一導電層和/或第二導電層還可以采用金屬材料(例如鋁、銅、鋁合金、銅合金等等)形成，并可以采用細金屬線的圖形形成像素開口區(qū)內(nèi)的公共電極和/或像素電極，可以基于金屬材料較低電阻率的特性提高公共電壓的均勻性，并減小導電圖形在滿足導電要求的情況下所需達到的厚度。

作為又一種可能的實現(xiàn)方式，圖7是本實用新型又一實施例提供的陣列基板的內(nèi)部結構示意圖，圖8是圖7所示的陣列基板中柵極導電層和有源層的設置方式示意圖，圖9是圖7所示的陣列基板中柵極導電層、有源層和源漏導電層的設置方式示意圖，圖10是圖7所示的陣列基板中第一導電層的設置方式示意圖。本實用新型實施例中的陣列基板包括依次層疊的襯底、柵極導電層11、第一絕緣層、有源層12、第二絕緣層、源漏導電層13、第三絕緣層、第二導電層14、第一導電層15和第四絕緣層，其中的襯底、第一絕緣層、第二絕緣層、第三絕緣層和第四絕緣層未在附圖中示出。本實用新型實施例中，除了過孔的設置位置有變化之外，未予圖示的層結構在形成方式和設置方式上基本相同，在此不再贅述。將圖7至圖10所示結構與圖2至圖6所示結構進行比對，可知兩者間的主要區(qū)別在于：

圖2所示的陣列基板中，每個子像素區(qū)域所對應的柵線L1和公共電壓線L0分別位于像素開口區(qū)P0的上方和下方，像素電極D1所包含的行方向延伸的連接部D11與柵線L1之間相互交疊，公共電壓線L0與公共電極D2之間相互交疊；而在圖7所示的陣列基板中，每個子像素區(qū)域所對應的柵線L1和公共電壓線L0均位于子像素開口區(qū)P0的上方，像素電極D1所包含的行方向延伸的連接部D11與公共電壓線L0之間相互交疊。

基于上述區(qū)別，圖7所示的實現(xiàn)方式可以基于像素電極D1與公共電壓線L0之間的相互交疊增大子像素區(qū)域的存儲電容，有助于提升液晶顯示性能；而圖2所示的實現(xiàn)方式則可以簡化像素電極D1與晶體管的漏極圖形Es之間的連接方式，以及公共電極D2與公共電壓線L0之間的連接方式，縮小漏極圖形Es的面積，省去部分第一連接圖形D4的設置，可以提升層結構間電連接的可靠性，并有助于減小單個子像素區(qū)域的面積。可理解的是，柵線L1、公共電壓線L0與像素開口區(qū)P0之間的相對位置關系是可以根據(jù)應用需求任意設置的，本實用新型對此不做限制。

除此之外，將圖7至圖10所示結構與圖2至圖6所示結構進行比對，可知在圖1所示的陣列基板的基礎之上，兩者間還存在以下多個方面的共同點：

第一方面，兩種結構的陣列基板均包括第一導電層，并且導電圖形與公共電極均包含于所述第一導電層?？梢钥闯龅氖?，基于導電圖形與公共電極均包含于導電層的設計，可使導電圖形隨公共電極一并制作，有利于簡化陣列基板的制作工藝。

第二方面，兩種結構的陣列基板中，公共電極均與兩個鄰近導電圖形在所述第一導電層中相連(鄰近導電圖形是設置在公共電極所在的子像素區(qū)域與相鄰的子像素區(qū)域之間的導電圖形)?？梢钥闯龅氖牵趯щ妶D形不與公共電極相連時，該設計可以減少相應部分的連接結構的制作；在導電圖形與公共電極相連時，該設計可以通過形成并聯(lián)來提升公共電壓在公共電極和導電圖形上的均勻性和穩(wěn)定性?？梢岳斫獾氖牵诠搽姌O僅與一個鄰近導電圖形在第一導電層中相連時，也至少可以取得上述的部分效果。

第三方面，兩種結構的陣列基板中，行方向上設置在同一子像素區(qū)域兩側的兩個導電圖形在第一導電層中相連，并且設置在列方向上相鄰的兩個子像素區(qū)域的同一側的兩個導電圖形在第一導電層中相連?？梢钥闯龅氖牵谠撛O計，可以實現(xiàn)導電圖形的網(wǎng)格式設置，有助于提升導電圖形上公共電壓的均勻性和穩(wěn)定性?？梢岳斫獾氖?，基于行方向上設置在同一子像素區(qū)域兩側的兩個導電圖形在第一導電層中相連，可通過行方向上相鄰的導電圖形的相連提升導電圖形上公共電壓的均勻性和穩(wěn)定性；而基于列方向設置在列方向上相鄰的兩個子像素區(qū)域的同一側的兩個導電圖形在第一導電層中相連，可通過列方向上相鄰的導電圖形的相連提升導電圖形上公共電壓的均勻性和穩(wěn)定性。

第四方面，兩種結構的陣列基板中，第一導電層均包括第一連接圖形，其中的第一連接圖形設置在第一導電層中，并位于設置在列方向上相鄰的兩個子像素區(qū)域的同一側的兩個導電圖形之間，并且第一連接圖形的設置區(qū)域與數(shù)據(jù)線的設置區(qū)域相互分離。可以看出的是，基于第一連接圖形的設置區(qū)域與所述數(shù)據(jù)線的設置區(qū)域相互分離的設計，可以減小第一導電層中加載公共電壓的層結構與數(shù)據(jù)線之間的寄生電容，有助于改善數(shù)據(jù)線上的信號時延，也有助于改善串擾現(xiàn)象。而圖7至圖10所示結構與圖2至圖6所示結構之間的區(qū)別在于，前者示出的第一導電層15中不僅包括設置在同一子像素區(qū)域兩側的兩個導電圖形D3之間所設置的第一連接圖形D4，還包括設置在列方向上相鄰的兩個子像素區(qū)域的同一側的兩個導電圖形D3之間所設置的第二連接圖形D5，并且第二連接圖形D5的設置區(qū)域也與數(shù)據(jù)線L2的設置區(qū)域相互分離，從而取得減小上述寄生電容的效果?？梢钥闯?，在第一連接圖形和/或第二連接圖形的設置區(qū)域的至少部分與數(shù)據(jù)線的設置區(qū)域相互分離的多種情況下，均可以實現(xiàn)上述寄生電容的減小。而且，圖7至圖10所示結構與圖2至圖6所示結構之間的區(qū)別還在于，導電圖形D3位于相鄰的兩條公共電壓線L0之間，第一連接圖形D4還在與公共電壓線L0的交疊處通過第三過孔H3替代圖2至圖6中的第一過孔H1實現(xiàn)導電圖形D3與公共電壓之間的連接(即導電圖形D3藉由第一連接圖形D4實現(xiàn)上述與公共電壓線L0之間的連接)，以及公共電極D1與公共電壓線L0之間的連接。而在本實用新型的其他實現(xiàn)方式中，公共電極與導電圖形還可以分別在多個位置處與公共電極線相連，以進一步提升公共電壓在第一導電層上的均勻性和穩(wěn)定性。

第五方面，兩種結構的陣列基板中，第一導電層中設置在列方向上相鄰的兩個子像素區(qū)域的同一側的兩個導電圖形之間均設有第一連接圖形，并且所述第一連接圖形在行方向上的投影長度小于所述導電圖形在行方向上的投影長度(比如圖2和圖7中第一連接圖形D4的行向寬度均小于導電圖形D3的行向寬度)。由此，可以減少起點在像素電極上的電場線終止于第一連接圖形上的情況，從而減小第一連接圖形的設置對列方向上電場分布的干擾。

第六方面，兩種結構的陣列基板中，導電圖形均位于相鄰的兩條柵線之間。可以看出的是，基于導電圖形位于相鄰的兩條柵線之間的設計，可以避免導電圖形與柵線交疊，減小彼此間的寄生電容。

第七方面，兩種結構的陣列基板中，柵線在與數(shù)據(jù)線的交匯處的線寬均小于在相鄰的兩條數(shù)據(jù)線之間的線寬。可以看出的是，基于柵線在與數(shù)據(jù)線的交匯處的線寬小于在相鄰的兩條數(shù)據(jù)線之間的線寬的設計，可以減少柵線與數(shù)據(jù)線之間的寄生電容。

第八方面，兩種結構的陣列基板中，公共電壓線在與數(shù)據(jù)線的交匯處的線寬均小于在相鄰的兩條數(shù)據(jù)線之間的線寬。可以看出的是，基于公共電壓線在與數(shù)據(jù)線的交匯處的線寬小于在相鄰的兩條數(shù)據(jù)線之間的線寬的設計，可以減少第一導電層中加載公共電壓的層結構與數(shù)據(jù)線之間的寄生電容，有助于改善數(shù)據(jù)線上的信號時延，也有助于改善串擾現(xiàn)象。

第九方面，兩種結構的陣列基板中，數(shù)據(jù)線與晶體管的第一極之間均藉由數(shù)據(jù)線的延伸圖形連接，并且延伸圖形在與柵線的交疊處設有開口?？梢钥闯龅氖?，基于延伸圖形在與柵線的交疊處設有開口的設計，可以減少數(shù)據(jù)線與柵線之間的寄生電容。此外，在兩種結構的陣列基板中，上述延伸圖形包括兩個延行方向延伸的線形部Es1和Es2(在圖5和圖9中示出)。由此，在其中一個線形部受工藝或外力影響而意外斷開時，仍可以由其他線形部維持晶體管的第一極之間與數(shù)據(jù)線之間的電連接?？梢钥闯觯谘由靾D形包括一個以上的沿行方向延伸的線形部的設計，可以減小晶體管與數(shù)據(jù)線的連接位置處的斷路不良發(fā)生的概率，有利于產(chǎn)品良率的提升。需要說明的是，上述每一方面都可以各自取得其所帶來的技術效果，本領域技術人員在實施本實用新型時，可以根據(jù)應用需求選取上述的任意一個或一個以上的方面的設計，本實用新型對此不做限制。

基于同樣的實用新型構思，本實用新型實施例還提供了一種顯示裝置，該顯示裝置包括上述任一種陣列基板。本實用新型實施例中的顯示裝置可以為：顯示面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產(chǎn)品或部件?？梢钥闯?，基于行方向上相鄰的兩個像素開口區(qū)之間設有導電圖形，導電圖形的至少部分位于行方向上相鄰的像素開口區(qū)之間，以及導電圖形連接公共電壓的設計，本實用新型實施例中的導電圖形可以改變周圍空間的電場分布，使得起點在像素電極上并指向相鄰像素的電場線可以至少部分地終止于導電圖形，從而改善相鄰像素之間電場的相互干擾，矯正現(xiàn)有平面轉換IPS顯示器件像素邊緣處的電場混亂。相比于現(xiàn)有技術，本實用新型實施例可以改善像素邊緣處的電場混亂所帶來的漏光和混色等問題，有助于像素開口率的提高和高分辨率的實現(xiàn)，優(yōu)化顯示器件的顯示性能。

以上所述僅為本實用新型的較佳實施例，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內(nèi)。