在硅襯底上形成器件質(zhì)量的氮化鎵層的方法和裝置的制造方法
【專利說(shuō)明】在硅襯底上形成器件質(zhì)量的氮化鎵層的方法和裝置
[0001 ] 1.相關(guān)美國(guó)專利申請(qǐng)的交叉引用
[0002] 本申請(qǐng)根據(jù)35U.S.C.§119(e)要求2013年9月23日提交的臨時(shí)美國(guó)專利申請(qǐng)序列 號(hào)61/881369(案卷號(hào)3521.388)的優(yōu)先權(quán)，該臨時(shí)專利申請(qǐng)全文出于所有目的以引用方式 并入本文。
[0003] 本申請(qǐng)涉及2013年7月2 日提交的標(biāo)題為 "DEPOSITION AND PROCESSING METHODS FOR GROWING GALLIUM NITRIDE AND ALUMINUM NITRIDE ON SILICON(在硅上生長(zhǎng)氮化鎵 和氮化鋁的沉積和加工方法)"的美國(guó)臨時(shí)申請(qǐng)序列號(hào)61/842，207，該臨時(shí)申請(qǐng)以其全文并 入本文。
[0004] 2.發(fā)明背景
[0005] 2.1發(fā)明領(lǐng)域
[0006] 本文的示例性、說(shuō)明性技術(shù)涉及用于向硅襯底上生長(zhǎng)器件質(zhì)量的氮化鎵(GaN)薄 膜層的系統(tǒng)和方法。
[0007] 本文的技術(shù)在固態(tài)功率器件如開(kāi)關(guān)、整流器和其它功率器件以及電-光器件如激 光器和發(fā)光二極管(LED)(無(wú)論是制造為獨(dú)立器件還是整合到固態(tài)集成電路器件中）的領(lǐng)域 中具有應(yīng)用。
[0008] 2.2相關(guān)技術(shù)
[0009] 常規(guī)的固態(tài)功率電子器件以硅(Si)器件占主導(dǎo)，這部分地因?yàn)楣杵骷圃焓欠浅?成熟且廉價(jià)的技術(shù)，具有廣泛可用的設(shè)計(jì)和制造資源。常規(guī)的固態(tài)器件包含基本上單晶硅 襯底層和使用高溫外延沉積工藝如化學(xué)或氣體沉積向襯底上形成的一個(gè)或多個(gè)硅器件層。 電子和電-光器件中使用的一個(gè)或多個(gè)器件層的一個(gè)重要要求是器件層也形成為基本上單 晶層以實(shí)現(xiàn)所需的電學(xué)和光學(xué)性質(zhì)。雖然一些多晶器件層是可用的，但基本上單晶器件層 對(duì)于改進(jìn)性能來(lái)說(shuō)是期望的。
[0010] 若干因素將在很大程度上影響器件層的晶體結(jié)構(gòu)。第一個(gè)是襯底層的晶格結(jié)構(gòu)或 晶格間距與器件層的晶格結(jié)構(gòu)或晶格間距相比如何。第二個(gè)是襯底層的熱膨脹系數(shù)(CTE) 與器件層的CTE相比如何。第三個(gè)是用來(lái)向襯底層上沉積器件層的沉積工藝的沉積或反應(yīng) 溫度。
[0011] 2.3晶格失配
[0012] 當(dāng)例如異種材料之間的晶格結(jié)構(gòu)或晶格間距在很大程度上失配時(shí)，器件層的晶格 間距將試圖匹配在界面附近襯底的晶格間距，但此行動(dòng)通常將打亂器件層的自然晶格間距 的形成至所形成的器件層是基本上非晶或多晶的或者器件層晶格中的位錯(cuò)破壞單晶生長(zhǎng) 從而導(dǎo)致有缺陷的單晶結(jié)構(gòu)或多晶結(jié)構(gòu)的程度。在實(shí)踐中，單晶結(jié)構(gòu)中的缺陷潛在地導(dǎo)致 器件層的破裂，尤其是當(dāng)器件層因快速熱循環(huán)而承受應(yīng)力時(shí)。此問(wèn)題的常規(guī)解決方案是在 硅襯底上生長(zhǎng)硅器件，這將促進(jìn)單晶生長(zhǎng)并避免界面處潛在的晶格破壞。然而，硅器件在許 多應(yīng)用中不能提供所期望的電學(xué)性質(zhì)，尤其是在功率器件如功率開(kāi)關(guān)和整流器中及此外在 得益于較高帶隙材料如氮化鎵(GaN)的光學(xué)器件中。
[0013] 特別地，娃在功率應(yīng)用中有著明顯的局限性，特別是對(duì)于過(guò)度的焦耳加熱，這將消 耗工作功率并在很大程度上是為什么電子系統(tǒng)需要冷卻(其進(jìn)一步消耗工作功率)的原因。 在其中由于焦耳加熱和用來(lái)緩解焦耳加熱的系統(tǒng)冷卻而顯著縮短電池供電工作時(shí)間的電 池供電系統(tǒng)中，這尤其成為問(wèn)題。在功率器件中的另一硅基器件局限性在于其相對(duì)低的阻 斷電壓，這將許多硅器件的用途限制至低電壓應(yīng)用(例如，〈200伏特）。進(jìn)一步的硅基器件局 限性在于其相對(duì)低的帶寬，其限制高速器件如DC-DC功率轉(zhuǎn)換器的開(kāi)關(guān)式電源的切換速度 并且限制其在可見(jiàn)波長(zhǎng)發(fā)射器中使用的光學(xué)性質(zhì)。
[0014] 盡管有這些限制性，硅基固態(tài)電子器件仍廣泛地用于大多數(shù)計(jì)算機(jī)、汽車、通訊、 消費(fèi)類電子產(chǎn)品、機(jī)器人、電機(jī)驅(qū)動(dòng)裝置、電力輸送和發(fā)電系統(tǒng)的功率控制和分配系統(tǒng)中。 雖然這在很大程度上歸因于硅基固態(tài)功率系統(tǒng)易于得到且廉價(jià)的事實(shí)，但本領(lǐng)域中需要開(kāi) 發(fā)更有效、更高功率且更快切換的功率器件，其在許多情況下超過(guò)常規(guī)硅功率器件的實(shí)際 限制。
[0015] 器件設(shè)計(jì)者很久以前就已認(rèn)識(shí)到寬帶隙（WBG)半導(dǎo)體材料（即具有比硅更寬的帶 隙的材料)具有對(duì)于固態(tài)功率器件和電-光器件更有利的性質(zhì)。特別地，表1比較了硅與更寬 帶隙半導(dǎo)體(包括碳化硅(Sic)和氮化鎵(GaN)及金剛石)的帶隙和電性質(zhì)。如所示，所有WBG 半導(dǎo)體均在臨界電場(chǎng)值(V/cm)方面提供一個(gè)數(shù)量級(jí)的增大，這將直接增大功率器件的阻斷 電壓。類似地，所有WBG半導(dǎo)體均在最高運(yùn)行溫度（°C)方面提供至少4倍的提高，這將減少焦 耳加熱并潛在地消除許多應(yīng)用中對(duì)冷卻的需要。特別地，本領(lǐng)域中需要開(kāi)發(fā)WBG器件層來(lái)解 決硅器件不易滿足的某些功率和光學(xué)器件需要，且尤其是形成GaN器件層。
[0016] 使用WBG半導(dǎo)體器件的一個(gè)解決方案是改變襯底材料為更緊密地匹配器件層的晶 格結(jié)構(gòu)的那些。在可商購(gòu)獲得的一個(gè)實(shí)例解決方案中，向碳化硅(SiC)襯底上生長(zhǎng)GaN器件 以特別地與向硅襯底上生長(zhǎng)的GaN相比減小晶格間距失配。這由圖la說(shuō)明，圖la繪制了藍(lán)寶 石(Al 2〇3)、硅(Si)、碳化硅(SiC)、氮化鋁(A1N)和氮化鎵(GaN)的晶格間距失配(單位A)與 生長(zhǎng)順序。如圖la中所示，GaN的晶格間距與AlN(120a)最緊密匹配，然后是SiC、Si(130a)和 最后是AI2O3。
[0017] 在可商購(gòu)獲得的另一實(shí)例解決方案中，向藍(lán)寶石襯底上生長(zhǎng)GaN器件以減小因沉 積工藝(下文討論)過(guò)程中快速且通常非均勻的加熱和冷卻而在襯底和器件層中誘導(dǎo)的熱 應(yīng)力。特別地，與硅襯底相比，藍(lán)寶石襯底更緊密地匹配GaN器件層的熱膨脹系數(shù)，且因此， 藍(lán)寶石上生長(zhǎng)的GaN的組合較不易受熱應(yīng)力影響，熱應(yīng)力會(huì)導(dǎo)致晶圓彎曲、破裂和器件層中 通常退化的性能。如圖lb中所示，GaN的熱膨脹系數(shù)(CTE)與藍(lán)寶石的CTE的匹配比與Si更緊 密。特別地，GaN的CTE與SiC和A1N匹配最緊密，然后是藍(lán)寶石，且再然后是硅。
[0018] 然而，在這兩種解決方案中，對(duì)非硅襯底層的需要要求專門的加工設(shè)備來(lái)生長(zhǎng)和 加工非硅襯底，這將顯著增大終端用戶設(shè)備成本，并且實(shí)際上幾乎消除GaN器件到硅基集成 電路中的集成，除非作為附加的獨(dú)立部件。雖然這些常規(guī)解決方案滿足其中硅器件不適當(dāng) 的場(chǎng)合對(duì)GaN器件的小需求，但它們主要因其不能使用常規(guī)硅基工藝制造而成本高且構(gòu)造 受限。因此，仍需要向硅襯底上形成器件質(zhì)量(即，基本上單晶生長(zhǎng))GaN器件層。
[0019]已知高溫沉積工藝越來(lái)越有利于單晶膜的形成。例如，Strike等人在GaN,AIN and InN:a Review(J.Vac.Sci.Technology B 10(4)，Jul/Aug.l992)中討論了當(dāng)使用 900 至 1000°C之間的反應(yīng)溫度通過(guò)金屬-有機(jī)化學(xué)氣相沉積(M0CVD)工藝施加 GaN膜時(shí)，藍(lán)寶石襯 底上如何發(fā)生III-V氮化物的器件層的異質(zhì)外延生長(zhǎng)。然而，Strike等具體指出在各種CVD 技術(shù)中由于其在外延生長(zhǎng)所需的高溫（1000°C)下的穩(wěn)定性而使用藍(lán)寶石襯底，即便與GaN 相比，藍(lán)寶石具有不太理想的晶格間距失配和不太理想的CTE。
[0020] 雖然廣泛接受的是M0CVD工藝的高反應(yīng)溫度有利于異質(zhì)外延生長(zhǎng)（如通過(guò)X-射線 衍射分析所確定的，其表現(xiàn)出單晶膜性能），但高的反應(yīng)溫度有著其它缺點(diǎn)，這些缺點(diǎn)與因 沉積工藝過(guò)程中快速且通常非均勻的加熱和冷卻而在襯底和器件層中誘導(dǎo)的應(yīng)力、以及例 如因器件層材料向襯底中擴(kuò)散所導(dǎo)致的不希望的材料摻入到襯底中相關(guān)。
[0021] 在常規(guī)的M0CVD反應(yīng)器中，應(yīng)力管理是首要關(guān)注的問(wèn)題并限制沉積的質(zhì)量。特別 地，因熱循環(huán)產(chǎn)生的晶圓彎曲是M0CVD工藝設(shè)備中首要關(guān)注的問(wèn)題并優(yōu)選限于小于100μπι以 便晶圓在用于大量制造的常規(guī)晶圓處理和加工設(shè)備上進(jìn)一步加工。雖然此問(wèn)題已通過(guò)在 M0CVD膜中形成"應(yīng)力補(bǔ)償層"來(lái)解決，但這些應(yīng)力補(bǔ)償層將降低器件層性能并增加成本。 [0022] 近來(lái)已嘗試通過(guò)金屬-有機(jī)化學(xué)氣相沉積(M0CVD)向Si襯底上生長(zhǎng)器件質(zhì)量GaN。 然而，當(dāng)在向硅襯底上直接生長(zhǎng)GaN時(shí)，因 GaN與硅之間大的晶格間距失配（16.9 % )及GaN (aa 5·59χ Π ^ΙΓ1)與Si(aa 3·77χ Π ^ΙΓ1)之間大的熱膨脹系數(shù)(CTE)失配而存在不期望 的破裂。特別地，Pan等人（Growth of GaN film on Si(lll)Substrate using a Α1Ν sandwich structure as buffer Joun.Of Crystal Growth 318(2011)464-467)報(bào)道，在 Si襯底上均勻生長(zhǎng)的GaN外延層具有隨機(jī)分布的裂紋的問(wèn)題，這主要由CTE失配導(dǎo)致。
[0023] Pan等人提供了若干解決方案，包括首先通過(guò)M0CVD向硅襯底上生長(zhǎng)高溫Η-T氮化 鋁(A1N)的緩沖層，這實(shí)現(xiàn)兩個(gè)功能:a)減小晶格間距失配;和b)為GaN層提供成核層。另外， Pan等人建議在Al-Ga-N三元體系中組合上覆有層組合的Η-T成核層(例如A1N)的若干其它 實(shí)例結(jié)構(gòu)。問(wèn)題在于成核層因 A1N與Si之間的晶格間距失配而是多晶的，并且此間距失配在 成核層與GaN層之間導(dǎo)致晶界(grain boundry)而在外延GaN層中產(chǎn)生高密度的位錯(cuò)或疇 (domain)失配。雖然Pan等人報(bào)道GaN層中的裂紋通過(guò)施加高溫H-T A1N緩沖或成核層而減 少（與GaN和硅襯底之間的晶格間距失配相比，其提供與GaN層的較小晶格間距失配），但此 解決方案未能解決與M0CVD工藝的高反應(yīng)溫度相關(guān)的問(wèn)題，此高反應(yīng)溫度仍將導(dǎo)致晶圓彎 曲，這將隨器件層厚度增大而增大。因此，目前沒(méi)有提供克服對(duì)M0CVD所提供的高溫外延生 長(zhǎng)及其它高溫沉積技術(shù)的需要而同時(shí)避免與高反應(yīng)溫度工藝典型的所致晶圓彎曲和破裂 相關(guān)的問(wèn)題的解決方案。
[0024] 最后，在具有成核層的不同襯底上生長(zhǎng)GaN的方法還提出了又一個(gè)重要的限制。特 別地，成核層在促進(jìn)外延生長(zhǎng)中的關(guān)鍵作用妨礙在GaN膜的底部設(shè)置器件層以實(shí)現(xiàn)垂直器 件架構(gòu)的選擇。不幸的是，此限制對(duì)于設(shè)計(jì)高功率器件來(lái)說(shuō)是災(zāi)難性的，在高功率器件中， 垂直架構(gòu)在承載高電流負(fù)載和阻斷高電壓方面常常有著顯著的性能優(yōu)勢(shì)。特別地，垂直架 構(gòu)利用增大的器件層厚度(例如，3μπι或更大)來(lái)提高器件的擊穿電壓(例如，至1000伏特或 更高）。然而，為了利用所述增大的層厚度，在器件層的相反面上需要端子，這意味著需要移 除襯底和成核層二者以便可達(dá)到器件層的兩個(gè)面。因此，目前沒(méi)有提供克服當(dāng)器件層包括 施加于襯底和器件層之間的成核層時(shí)構(gòu)建垂直器件的需要的解決方案。
[0025] 存在三個(gè)其中高質(zhì)量膜的生長(zhǎng)很重要的獨(dú)立領(lǐng)域。第一個(gè)是在體相膜(例如襯底 頂部上多個(gè)微米的膜)的生長(zhǎng)中，如對(duì)于垂直器件。第二個(gè)是在柵極結(jié)構(gòu)(氧化物頂部上）的 生長(zhǎng)中，和第三個(gè)(對(duì)于平面器件）是在柵極和漏極之間的區(qū)域中以鈍化表面。在此第三個(gè) 區(qū)域中，平面高電子迀移率晶體管(ΗΕΜΤ)器件上的表面態(tài)(阱)在器件中導(dǎo)致電流崩塌，且 此區(qū)域中高質(zhì)量GaN膜的沉積改善了器件性能。所有這三種應(yīng)用均需要高質(zhì)量(低缺陷)GaN 膜的制造，這在本領(lǐng)域中未得到充分解決。
[0026] 表 1
[0027]
L0029」表1 :Si及用十高功率電于應(yīng)用的谷柙WBG材料的里要材料性質(zhì)
[0030] 2.4定義
[0031] 以下定義在整個(gè)本文中使用，另有明確指出除外：
[0032]
3.

【發(fā)明內(nèi)容】

[0033] 本發(fā)明通過(guò)提供在與常規(guī)高溫沉積工藝如化學(xué)氣相沉積(CVD)相比低得多的反應(yīng) 溫度下運(yùn)行的沉積工藝以避免與高溫異質(zhì)外延生長(zhǎng)相關(guān)的晶圓彎曲和器件層開(kāi)裂的問(wèn)題 而解決上述現(xiàn)有技術(shù)的問(wèn)題，并還允許應(yīng)用高溫異質(zhì)外延生長(zhǎng)工藝（其具有與器件層厚度 成比例地增加的晶圓彎曲和器件層開(kāi)裂的問(wèn)題)通常所不允許的較厚器件層。特別地，本發(fā) 明采用原子層沉積(ALD)來(lái)直接向基本上單晶硅襯底表面如Si (111)面上沉積III-V族和 II-VI族化合物及III族-N化合物。所述ALD工藝在低于800°C并優(yōu)選低于400°C的反應(yīng)溫度 下進(jìn)行。采用快速熱