在氮化鎵器件和集成電路中制備自對準隔離的方法
【技術領域】
[0001]本發(fā)明涉及增強型氮化鎵(GaN)異質(zhì)結場效應晶體管(HFET)的領域。具體地，本發(fā)明涉及制造增強型氮化鎵器件及其集成電路成本效益更好的方法。
【背景技術】
[0002]氮化鎵(GaN)半導體器件，因為它們攜帶大電流和支持高電壓的能力對于半導體器器件越來越可取。這些器件的發(fā)展已普遍針對高功率/高頻應用。制造用于這些類型應用的設備是基于一般器件結構，其呈現(xiàn)高電子迀移率，以及被不同地稱為異質(zhì)結場效應晶體管(HFET)、高電子迀移率晶體管(HEMT)或調(diào)制摻雜場效應晶體管(M0DFET)。
[0003]氮化鎵(GaN)異質(zhì)結場效應晶體管器件(HFET)包括具有至少兩個氮化物層的氮化物半導體。形成在半導體或緩沖層上的不同材料導致所述層具有不同的帶隙。不同的材料在相鄰的氮化物層還導致極化，這有助于兩個層的交界附近的導電性二維電子氣(2DEG)區(qū)域，特別是在所述層中具有較窄的帶隙層。
[0004]導致極化的氮化物層一般包括臨近氮化鎵(GaN)層的鋁氮化鎵(AlGaN)阻擋層，以包括二維電子氣(2DEG)，其允許電荷流過器件。阻擋層可以摻雜或未摻雜。因為在柵極在零柵偏壓下存二維電子氣(2DEG)區(qū)域，大多數(shù)氮化物器件是常導通狀態(tài)或耗盡模式器件。如果在柵極處于零施加柵極偏壓下，二維電子氣(2DEG)區(qū)域被耗盡(即，除去)，該裝置可以是增強型器件。增強型器件是常關狀態(tài)并且是有利的，因為它們提供更多的安全性以及因為它們更容易控制簡單、成本低的驅(qū)動器電路。增強型器件需要在柵極施加正偏壓以傳導電流。
[0005]在氮化鎵器件和集成電路中，隔離是典型的用于在選擇區(qū)域除去二維電子氣(2DEG)。隔離減少寄生電容，例如，柵極至漏極電容和漏極至源極電容。圖1示例性示出具有兩個器件10和20的集成電路，其中器件10中的隔離區(qū)12以及器件20中的隔離區(qū)22被提供給有意去除2DEG以最小化寄生電容。隔離設置在設備的某些區(qū)域也可以減少電場。
[0006]在氮化鎵器件集成電路中，使用隔離對于每個設備的不同參考電位成為可能。舉例來說，圖1中，隔離區(qū)域24電性分離器件10和器件20，使得器件10的源極和器件20的源極在不同的電位。器件10和器件20內(nèi)部的隔離區(qū)域12和22去除2DEG，從而降低寄生電容，以及在某些情況下，除去區(qū)域中的更高的電場。
[0007]圖2示出另一個示例性集成電路具有隔離的器件30和40。器件30包括漏極31、柵極32和源極33。同樣地，器件40包括漏極41、柵極42和源極43。一個隔離區(qū)域50電性分離器件30和器件40，使得器件30的源極33以及器件40的源極43將在不同的電位。器件30包括隔離區(qū)34以及器件40包括隔離區(qū)44用于去除不合需要的二維電子氣(2DEG)，從而降低寄生電容，以及在某些情況下，除去區(qū)域中的更高的電場。
[0008]在常規(guī)的制造方法中，制造相鄰器件30和40之間的隔離區(qū)50以及制造器件30和40內(nèi)部的隔離區(qū)34和44，分別通過所述蝕刻或所述離子注入除去導電層和二維電子氣(2DEG)。
[0009]如圖3A和3B示出，隔離區(qū)50a和50b具有長度LIS。，其界定第一器件30的源極33和第二器件42的源極43之間的最大電壓差。在氮化鎵的基底材料中，擊穿電壓可以是以每微米50-200V正比于LIS0。
[0010]通常，由專用掩膜制造隔離區(qū)50。如圖4A和4B示出，在蝕刻或離子注入60制造隔離區(qū)50中，一個專用的隔離掩膜用于形成晶片頂部上的圖案化光刻膠62。當器件30和器件40的器件區(qū)域被圖案化光刻膠62覆蓋，隔離區(qū)域50c和50d被曝露出。
[0011]以往形成隔離區(qū)50的制造方法包括若干方法步驟，舉例而言，包括光刻，刻蝕或離子注入，光刻膠剝離和硅片清洗。離子注入隔離需要額外的熱退火以激活注入的離子物種。一個專門的隔離掩膜和其相關的工藝步驟增加制造成本。
[0012]因此，對氮化鎵半導體器件形成隔離區(qū)的制造方法，有著強烈感受的需求，搭配自對準隔離區(qū)域，能避免上述缺點和附加的工藝步驟。

【發(fā)明內(nèi)容】

[0013]下面描述的實施例，通過提供形成自對準隔離區(qū)的氮化鎵半導體器件的制造方法，處理上述討論的問題和其它問題。
[0014]所述方法包括提供一個EPI結構，包括基底、緩沖層、氮化鎵層和阻擋層。所述阻擋層上形成介質(zhì)層，形成開口于介質(zhì)層上，作為歐米觸點和接觸開口。于介質(zhì)層上形成金屬層，以及在每個歐姆接觸開口上沉積光刻膠膜。接著蝕刻金屬層在接觸開口上形成金屬掩膜窗口，以及通過介電層中的接觸開口，蝕刻阻擋層和氮化鎵層露出的部分。
【附圖說明】
[0015]本發(fā)明的特征、目的和優(yōu)點透過以下的詳細描述將變得更清楚，結合附圖時其中類似的標號標識相應的元件，其中:
[0016]圖1示意性地示出具有兩個相鄰器件每一個有相應隔離區(qū)的俯視圖。
[0017]圖2示意性地示出另一氮化鎵集成電路具有兩個相鄰器件的每一個有相應隔離區(qū)的常規(guī)氮化鎵集成電路的俯視圖。
[0018]圖3A示出由蝕刻去除有源層形成常規(guī)隔離區(qū)的剖面視圖。
[0019]圖3B示出由離子植入有源層形成常規(guī)隔離區(qū)的剖面視圖。
[0020]圖4A示出使用專門的掩膜通過蝕刻形成常規(guī)隔離區(qū)的剖面視圖。
[0021]圖4B示出使用專門的掩膜通過離子植入形成常規(guī)隔離區(qū)的剖面視圖。
[0022]圖5示出根據(jù)本發(fā)明示例實施例制作自對準隔離區(qū)域的流程圖。
[0023]圖6A-6G示出根據(jù)本發(fā)明實施例的示例性處理步驟。
[0024]圖7A-7B示出本發(fā)明示例性的實施例由自對準的金屬掩膜窗口形成隔離區(qū)域的頂視圖和剖視圖。
[0025]圖7C-7D示出本發(fā)明示例性的實施例由自對準的接觸開口形成隔離區(qū)域的頂視圖和視圖。
[0026]所述附圖不一定按比例繪制，類似結構或功能的元件通常由相同的附圖編號表示，用于整個附圖的說明目的。附圖僅用于促進本文所述的各種實施例的描述；附圖無法描述本公開于此教導的各個方面，并且不得作為限制權利要求的范圍。
【具體實施方式】
[0027]在以下的詳細描述中，參考了某些實施例。該詳細說明僅旨在教導本領域的技術人員用于實現(xiàn)本教導優(yōu)選方面的進一步細節(jié)，并且沒有意圖限制權利要求的范圍。因此，在下面的詳細描述中公開的特征的組合可能沒有必要實行最廣義的教導，并且按照教導僅僅描述本教導的特別有代表性的例子。但是應該理解的是，其他實施例也可以一并采用，并且可以作出各種結構、邏輯和電性方面的改變。
[0028]本發(fā)明是用于形成具有絕源區(qū)域的增強型氮化鎵異質(zhì)結場效應晶體管，自對準接觸開口或金屬掩模窗口。有利地，所述方法不需要專用隔離掩膜以及相關的處理步驟，因此減少制造成本。
[0029]圖5示出根據(jù)本發(fā)明第一實施例制作氮化鎵(GaN)異質(zhì)結場效應晶體管(HFET)隔離區(qū)域的流程圖。最初，在步驟510，形成生長EPI結構。以下將更詳細地討論，EPI結構包括基底、緩沖層、氮化鎵(GaN)層13和鋁氮化鎵(AlGaN)阻擋層。在步驟515中，介電層沉積在所述EPI表面。應當理解的是，沉積可使用任何常規(guī)的沉積技術來執(zhí)行，諸如原子層沉積或等離子體增強化學氣相沉積或等。替代地，介電層可以在EPI生長結束時生長。
[0030]接著，在步驟520，接觸掩膜被沉積在介電層上，并進行蝕刻，以在形成有源器件的所述歐姆接觸要以及形成所述隔離區(qū)域的介電層中介定窗口述介電層中。蝕刻后，將接觸金屬覆蓋沉積并在步驟525完成金屬掩膜。金屬掩膜界定了金屬線和間隙被提供于有源器件，以及形成隔離區(qū)域的所述開口區(qū)域。
[0031]最后，在步驟530，執(zhí)行金屬蝕刻以蝕刻掉金屬，其中金屬掩膜具有開口區(qū)域并蝕刻掉導電層形成所述隔離區(qū)域。在步驟530的金屬過蝕刻過程中，蝕刻停止在金屬掩膜或電介質(zhì)層中的有源器件區(qū)。此外，在同時具有在金屬掩膜中的開口區(qū)域和打開接觸掩膜中的窗口的區(qū)域中，金屬過蝕刻將繼續(xù)蝕刻掉導電層，以形成隔離區(qū)。接觸金屬掩膜和金屬蝕刻可以用于形成漏極和源極歐姆接觸。替代地，接觸金屬掩膜和金屬蝕刻可以用于形成柵極接觸。所得的氮化鎵(GaN)異質(zhì)結場效應晶體管(HFET)，包括自對準接觸開口或金屬掩膜窗口的隔離區(qū)域。
[0032]圖6A-6G示出用于形成增強型氮化鎵(GaN)異質(zhì)結場效應晶體管(HFET)器件的被選擇的處理步驟剖面視圖所述HFET器件具有自對準接觸開口或金屬掩膜窗口的隔離區(qū)域。在圖中的剖面視圖在一個平面上大致垂直于硅片表面，相似的參考標號一致地用于整個附圖相同的特征。應當理解的是，剖面視圖大致對應于上述關于圖5所述的方法步驟。
[0033]圖6A示出起始的EPI結構100。從底部到頂部，EPI結構100包括基底111，例如硅、碳化硅、氮化鎵(GaN)和藍寶石；緩沖層112 ;氮化鎵(GaN)層113，其通常未摻雜和優(yōu)選