一種聚合酶鏈?zhǔn)椒磻?yīng)基因擴(kuò)展儀的校準(zhǔn)系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電子電路領(lǐng)域，尤其涉及一種聚合酶鏈?zhǔn)椒磻?yīng)基因擴(kuò)展儀的校準(zhǔn)系統(tǒng)。
【背景技術(shù)】
[0002]PCR (基因擴(kuò)展)儀作為分子生物學(xué)和臨床醫(yī)學(xué)領(lǐng)域有利的檢測(cè)手段已經(jīng)被廣泛應(yīng)用，其不僅可極大方便DNA的測(cè)定、診斷及分析，并且在疾病預(yù)防和治療中可對(duì)治病病毒進(jìn)行快速診斷和定量分析。PCR儀溫度準(zhǔn)確度、溫場(chǎng)均勻性及升降溫速率等直接影響DNA片段擴(kuò)增的結(jié)果，儀器使用一段時(shí)間后，其溫度等參數(shù)的計(jì)量特性會(huì)發(fā)生變化。目前對(duì)該類儀器的溫度參數(shù)檢測(cè)只是通過(guò)簡(jiǎn)單的方法，采用普通熱電偶檢測(cè)。
[0003]目前對(duì)PCR儀溫度的校準(zhǔn)設(shè)備國(guó)內(nèi)還沒(méi)有相關(guān)廠家或科研機(jī)構(gòu)對(duì)其進(jìn)行系統(tǒng)全面的研宄，PCR儀反應(yīng)時(shí)需要反應(yīng)試管插入基座孔后蓋上蓋子，這樣一般測(cè)溫用的熱電偶或紅外線方式都沒(méi)法正常測(cè)試。采用普通熱電偶檢測(cè)方法只能反映一個(gè)或幾個(gè)點(diǎn)的靜態(tài)讀數(shù)，無(wú)法反映PCR儀的實(shí)時(shí)溫度。
[0004]而國(guó)外僅有的幾家公司生產(chǎn)的校準(zhǔn)設(shè)備都要通過(guò)數(shù)據(jù)線連接外部設(shè)備才能采集并讀取數(shù)據(jù)?，F(xiàn)在的PCR儀基本都有監(jiān)控功能，熱蓋沒(méi)有蓋上或者沒(méi)有蓋嚴(yán)，儀器就會(huì)報(bào)警而不能正常運(yùn)行。所以對(duì)測(cè)溫探頭(測(cè)溫板)或外聯(lián)設(shè)備的規(guī)格尺寸有嚴(yán)格的要求，另外數(shù)據(jù)引線會(huì)影響儀器熱蓋的密閉情況，即使儀器能運(yùn)行也會(huì)引起測(cè)試結(jié)果的偏差。
[0005]國(guó)外的這類校準(zhǔn)設(shè)備售價(jià)都比較高，且有使用次數(shù)的限制，對(duì)于國(guó)內(nèi)計(jì)量機(jī)構(gòu)來(lái)說(shuō)，保守估計(jì)半年就需要重新購(gòu)買授權(quán)才能繼續(xù)使用，后續(xù)維護(hù)費(fèi)用相當(dāng)高，不利于開(kāi)展相應(yīng)的量值溯源工作。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種聚合酶鏈?zhǔn)椒磻?yīng)基因擴(kuò)展儀的校準(zhǔn)系統(tǒng)，旨在解決數(shù)據(jù)采集過(guò)程中數(shù)據(jù)引線引起的設(shè)備不能正常運(yùn)行或測(cè)量誤差的影響的問(wèn)題。
[0007]本發(fā)明是這樣實(shí)現(xiàn)的，一種聚合酶鏈?zhǔn)椒磻?yīng)基因擴(kuò)展儀的校準(zhǔn)系統(tǒng)，該校準(zhǔn)系統(tǒng)包括ADC溫度采集電路、IIC存儲(chǔ)電路、SD卡存儲(chǔ)電路、實(shí)時(shí)時(shí)鐘電路、電源電路、通信電路及微處理器電路，所述ADC溫度采集電路輸出端連接所述微處理器電路輸入端，所述實(shí)時(shí)時(shí)鐘電路輸出端連接所述微處理器電路輸入端，所述微處理器電路分別連接所述IIC存儲(chǔ)電路及SD卡存儲(chǔ)電路，所述微處理器電路連接所述通信電路雙向通信，所述通信電路分別與所述ADC溫度采集電路、IIC存儲(chǔ)電路、SD卡存儲(chǔ)電路、實(shí)時(shí)時(shí)鐘電路及微處理器電路電性連接，所述SD卡存儲(chǔ)電路中采用耐高溫的SD卡，所述電源電路分別電性連接所述ADC溫度采集電路、IIC存儲(chǔ)電路、SD卡存儲(chǔ)電路、實(shí)時(shí)時(shí)鐘電路、通信電路及微處理器電路；所述ADC溫度采集電路，用于采集設(shè)備內(nèi)的溫度，并將采集的溫度傳輸給所述微處理器電路；所述IIC存儲(chǔ)電路，用于接收微處理器電路分析好的溫度采集數(shù)據(jù)進(jìn)行存儲(chǔ)、對(duì)設(shè)備進(jìn)行溫度的校準(zhǔn)及溫度校準(zhǔn)數(shù)據(jù)的備份；所述SD卡存儲(chǔ)電路，用于接收微處理器電路將分析、處理、計(jì)算的溫度數(shù)據(jù)、并將溫度數(shù)據(jù)以文件的形式存儲(chǔ)；所述實(shí)時(shí)時(shí)鐘電路，用于為校準(zhǔn)系統(tǒng)提供一個(gè)持續(xù)可靠的時(shí)間數(shù)據(jù)、為文件系統(tǒng)提供一個(gè)正確的時(shí)間截；所述通信電路，用于支持校準(zhǔn)系統(tǒng)與上位機(jī)數(shù)據(jù)通信，利用數(shù)據(jù)通信線路為校準(zhǔn)系統(tǒng)進(jìn)行外接電源供電；電源電路，用于為校準(zhǔn)系統(tǒng)提供持續(xù)、穩(wěn)定、可靠的電能；微處理器電路，用于對(duì)接收的溫度數(shù)據(jù)進(jìn)行分析、處理、計(jì)算，將處理過(guò)的溫度數(shù)據(jù)發(fā)送給Iic存儲(chǔ)電路、SD卡存儲(chǔ)電路進(jìn)行數(shù)據(jù)存儲(chǔ)，并且可以通過(guò)通信電路對(duì)上位機(jī)進(jìn)行數(shù)據(jù)傳輸。
[0008]本發(fā)明的進(jìn)一步技術(shù)方案是:所述ADC溫度采集電路包括溫度采集單元，所述溫度采集單元包括控制芯片Ul、溫度采集探頭PRl、溫度采集探頭PR2、溫度采集探頭PR3、溫度采集探頭PR4、電容Cl、電解電容C3、電解電容C4、電容C5及電阻R3，所述控制芯片Ul的AVDD腳分別連接電源DVCC及所述電容C3的一端，所述控制芯片Ul的DVDD腳分別連接所述電源DVCC及所述電容C5的一端，所述控制芯片Ul的AIN0/IEXC腳連接所述溫度采集探頭PR2的一端，所述溫度采集探頭PR2的另一端連接所述控制芯片Ul的AIN1/IEXC腳，所述溫度采集探頭PRl的一端連接所述控制芯片Ul的AIN2/IEXC/GP102腳，所述溫度采集探頭PRl的另一端連接所述控制芯片Ul的AIN3/IEXC/GP103腳，所述溫度采集探頭PR3的一端連接所述控制芯片Ul的AIN4/IEXC/GP104腳，所述溫度采集探頭PR3的另一端連接所述控制芯片Ul的AIN5/IEXC/GP105腳，所述溫度采集探頭PR4的一端連接所述控制芯片Ul的AIN6/IEXC/GP106腳，所述溫度采集探頭PR4的另一端連接所述控制芯片Ul的AIN7/IEXC/GP107腳，所述電解電容Cl與所述電阻R3并聯(lián)后一端連接所述控制芯片Ul的REFNl腳及接地，所述電解電容Cl與所述電阻R3并聯(lián)后另一端與所述控制芯片Ul的REFPl分別連接所述控制芯片 Ul 的 AIN1/IEXC、AIN3/IEXC/GP103、AIN5/IEXC/GP105 及 AIN7/IEXC/GP107腳，所述控制芯片Ul的VREF0UT腳經(jīng)所述電解電容C4接地，所述控制芯片Ul的START腳接電源DVCC，所述控制芯片Ul的CS、VREFCOM、CLK、DGND, AVSS腳及電容C5、電容C3的另一端接地。
[0009]本發(fā)明的進(jìn)一步技術(shù)方案是:所述溫度采集單元為四個(gè)。
[0010]本發(fā)明的進(jìn)一步技術(shù)方案是:所述IIC存儲(chǔ)電路包括IIC存儲(chǔ)單元，所述IIC存儲(chǔ)單元包括存儲(chǔ)芯片U9、電容C43及貼片排阻R2，所述存儲(chǔ)芯片U9的VCC腳分別連接電源DVCC及所述電容C43的一端，所述存儲(chǔ)芯片U9的WP腳連接所述貼片排阻R2的第七腳，所述存儲(chǔ)芯片U9的SCL腳連接所述貼片排阻R2的第六腳，所述存儲(chǔ)芯片U9的SDA腳連接所述貼片排阻R2的第五腳，所述貼片排阻R2的第一、二、三、四腳分別連接電源DVCC，所述存儲(chǔ)芯片U9的NC、Al、A2、GND腳及電容C43的另一端接地。
[0011]本發(fā)明的進(jìn)一步技術(shù)方案是:所述IIC存儲(chǔ)單元為兩個(gè)。
[0012]本發(fā)明的進(jìn)一步技術(shù)方案是:所述SD卡存儲(chǔ)電路包括SD卡座UlI及電容C23，所述SD卡座Ull的VDD腳分別連接電源DVCC及電容C23的一端，所述SD卡座Ull的CS、VSS腳及電容C23的另一端接地。
[0013]本發(fā)明的進(jìn)一步技術(shù)方案是:所述實(shí)時(shí)時(shí)鐘電路包括時(shí)鐘芯片U12、晶振X2、電解電容C12、電阻R28及電阻R29，所述時(shí)鐘芯片U12的OSCl腳連接所述晶振X2的一端，所述時(shí)鐘芯片U12的0SC2腳連接所輸送晶振X2的另一端，所述時(shí)鐘芯片U12的VVD腳分別連接電源DVCC及電解電容的正極，所述時(shí)鐘芯片U12的SCL腳經(jīng)所述電阻R28連接所述電源DVCC,所述時(shí)鐘芯片U12的SDA腳經(jīng)所述電阻R29連接所述電源DVCC，所述電解電容的負(fù)極及時(shí)鐘芯片U12的VSS腳接地。
[0014]本發(fā)明的進(jìn)一步技術(shù)方案是:所述微處理器電路包括主控芯片U4、晶振X1、電容C41、電容C15、發(fā)光二極管Dl、發(fā)光二極管D2、發(fā)光二極管D3及貼片排阻R16，所述主控芯片U4的XIN腳連接所述晶振Xl的一端，所述主控芯片U4的XOUT/TCLK腳連接所述晶振Xl另一端，所述主控芯片U4的DVcc分別連接電源DVCC及所述電容C41的一端，所述主控芯片U4的P5.1/SIM01腳經(jīng)所述發(fā)光二極管Dl連接所述貼片排阻R16的第五腳，所述主控芯片U4的P5.0/STE1腳經(jīng)所述發(fā)光二極管D2連接所述貼片排阻R16的第六腳，所述主控芯片U4的P4.7/TBCLK腳經(jīng)所述發(fā)光二極管D3連接所述貼片排阻R16的第七腳，所述貼片排阻R16的第一、二、三、四腳及主控芯片U4的VeREF+腳連接所述電源DVCC，所述主控芯片U4 的 VREF-/VeREF-、DVss、AVss 腳及電容 C41、C15 的另一端接地。
[0015]本發(fā)明的進(jìn)一步技術(shù)方案是:所述通信電路包括通信單元、轉(zhuǎn)接單元及接線端子J1，所述通信單元連接所述接線端子Jl雙向通信，所述轉(zhuǎn)接單元電性連接所述接線端子J1，所述通信單元電性連接所述轉(zhuǎn)接單元；所述通信單元包括通信芯片U14、發(fā)光二極管D4、發(fā)光二極管D5、電阻R19、電阻20、及電容C2、所述通信芯片U14的IA腳經(jīng)所述發(fā)光二極管D4連接電阻R20的一端，所述通信芯片U14的2Y腳經(jīng)所述發(fā)光二極管D5連接電阻R19的一端，所述通信單元U14的VCC腳將電容C2接地，所述電阻R19、R20的另一端連接電源DVCCo
[0016]本發(fā)明的進(jìn)一步技術(shù)方案是:所述轉(zhuǎn)接單元包括電池BT1、芯片U13、開(kāi)關(guān)S1、電感L1、芯片U3、電容C17、電容C18、電容C19、芯片U5、電解電容C22及電容C28，所述電池正極連接所述芯片U13的第二腳，所述芯片U13的第三腳連接開(kāi)關(guān)SI的一端，所述開(kāi)關(guān)SI的另一端分別連接所述電感一端及芯片U4的VIN、EN腳，所述電感LI的另一端連接所述芯片U3的L腳，所述芯片U3的V0UT、FB腳分別連接所述電容C17、C18、C19的一端及芯片U5的IN腳，所述芯片U5的OUT腳分別連接電源DVCC及所述電解電容C22的正極、電容C28的一端，所述電池BTl