專利名稱：微納機電器件中納米間隙的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微納機電系統(tǒng)領(lǐng)域，特別涉及微納機電器件中納米間隙的制作方法。
背景技術(shù)：
目前，微機電系統(tǒng)，例如加速度計、諧振器、陀螺儀已經(jīng)廣泛的應(yīng)用到各種電子產(chǎn)品中，而靜電驅(qū)動讀出又是微機電系統(tǒng)最常見的換能方式。靜電驅(qū)動結(jié)構(gòu)簡單，檢測方式成熟，但靜電驅(qū)動結(jié)構(gòu)微機電系統(tǒng)的等效輸入輸出阻抗高，在與IC集成的過程中需要加入額外的阻抗匹配電路。減小微機電系統(tǒng)的電容間隙不僅可以降低輸入輸出阻抗，同時能提高器件的靈敏度，在微機電系統(tǒng)里采用納米間隙電容已經(jīng)成為趨勢。 例如，可將納米間隙制備方法用于電容驅(qū)動和傳感的平面電容式諧振器的制備，諧振器利用換能方式工作，驅(qū)動電極加交流信號，在諧振體上加直流偏置，則傳感電極輸出一個交流電流信號。在交流信號和直流偏置的共同作用下，傳感和驅(qū)動電極信號通過電容耦合到諧振體，在諧振體上施加靜電力，當(dāng)輸入信號頻率與諧振頻率一致時發(fā)生共振。諧振信號通過諧振子和多晶硅輸出電極間的電容耦合到輸出電極上，驅(qū)動力和輸出電流信號可分別表示為
1 3C1
FDnVe = 5 (rDC — v。e )2 i (i) u=^CT^r (2) 其中VDC、 va。分別為直流偏壓和交流電壓信號，C為電容。當(dāng)減小驅(qū)動傳感電極與諧振體的間隙時，相同的驅(qū)動信號將產(chǎn)生更大的驅(qū)動力FMre，諧振體相同的位移會產(chǎn)生更大的輸出電流i。ut 諧振器的等效運動阻抗Rm^ dVU其中d電容極板間隙，Q是品質(zhì)因子。顯然諧振器的動態(tài)特性依賴于諧振器的電容極板間隙d，顯然減小諧振器的電容極板間隙在減小諧振體等效運動阻抗方面起著重要作用。 常見的制造微機電系統(tǒng)的電容間隙的方式為光刻圖形并高深寬比刻蝕，常規(guī)的光刻圖形的寬度受到光刻膠材料、光刻板掩膜、光刻機等諸多因素的影響，一般無法做到亞微米量級。亞微米量級的電容一般采用犧牲層或聚焦離子束刻蝕的方式制造，聚焦離子束的成本高昂，無法大規(guī)模生產(chǎn)，目前報道的大多數(shù)都采用犧牲層的方式。 在納隙電容的研究中，Siavash， M. Koskenvuori等人是采用自對準(zhǔn)的方式制備纟內(nèi)米間隙(Pourkamali， S. ;Ayazi， F. ， 〃 High frequency capacitivemicromechanical resonators withreduced motional resistance using the HARPSStechnology, 〃 Silicon Monolithic IntegratedCircuits in RF Systems,2004. Digestof Papers. 2004 Topical Meeting on， vol. ， no. ， pp. 147-150， 8-10 S印t. 2004)，即在器件結(jié)構(gòu)定義完成后，生長納米厚度的氧化層，再回刻氧化層，這樣諧振體側(cè)壁的氧化層被保留下來。這層氧化層將作為犧牲層，在最后的氫氟酸腐蝕釋放結(jié)構(gòu)時被腐蝕掉，這樣在傳感/驅(qū)動電極與器件中間就留下寬度為氧化層厚度的空氣間隙。 自對準(zhǔn)方式在減小電容極板間隙的同時，面臨著厚的器件結(jié)構(gòu)有效釋放問題，同 時在結(jié)構(gòu)因應(yīng)力發(fā)生形變時容易出現(xiàn)驅(qū)動/傳感電極與可動結(jié)構(gòu)發(fā)生電互聯(lián)的問題，且制 備工藝復(fù)雜。所以，需要提供一種加工方式更為簡單，成品率更高的制備納米間隙的方法。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種應(yīng)用于微納機電器件制備的納米間隙制作方法，要求該
方法制作成本低，工藝簡單可靠，而且容易調(diào)整納米間隙的位置和寬度。 為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案 —種微納機電器件中納米間隙的制作方法，包括如下步驟 1)在硅基材上生長或淀積第一硬介質(zhì)膜，光刻定義納米間隙的位置，通過刻蝕或
濕法腐蝕去除部分第一硬介質(zhì)膜，形成位于納米間隙一側(cè)的第一半硬掩膜； 2)在硅基材和第一半硬掩膜上淀積多晶硅，多晶硅層的厚度決定了納米間隙的寬
度； 3)在多晶硅層上淀積第二硬介質(zhì)膜，并化學(xué)機械拋光第二硬介質(zhì)膜至多晶硅界 面，形成位于納米間隙另一側(cè)的第二半硬掩膜； 4)各向異性刻蝕硅，刻蝕沿著夾在第一半硬掩膜和第二半硬掩膜間的多晶硅側(cè)壁 進行，直至刻蝕硅基材至所需深度，形成納米間隙。 上述方法利用了各向異性刻蝕對硅和硬掩膜的刻蝕選擇比，刻蝕選擇比越高，所 需要的硬掩膜厚度越小，也越容易形成所需深度的納米間隙。 一般要求硅和硬掩膜的刻蝕 選擇比大于等于10。對于所需硬掩膜的厚度，本領(lǐng)域技術(shù)人員根據(jù)納米間隙的深度和硬掩 膜的材料，經(jīng)過簡單的理論計算和有限次的預(yù)實驗就能確定。 上述第一硬介質(zhì)膜和第二硬介質(zhì)膜可以是相同或不同的材料，通常第一硬介質(zhì)膜 材料可以是氧化硅或氮化硅，第二硬介質(zhì)膜材料可以是氧化硅。在上述步驟l)中可以通過 熱氧化或淀積的方式形成氧化硅層，光刻定義圖形后反應(yīng)離子刻蝕(RIE)或氫氟酸(BHF) 腐蝕去除多余的氧化硅；也可以是淀積氮化硅，光刻定義圖形后反應(yīng)離子刻蝕氮化硅層。
上述方法中，步驟2)用低壓化學(xué)氣相沉積法(LPCVD)淀積多晶硅；步驟1)和3) 中淀積硬介質(zhì)的方法也一般是低壓化學(xué)氣相沉積法。 本發(fā)明采用具有納米間隙的硬掩膜在硅基材上制作納米間隙，克服了采用犧牲層 工藝制備納米間隙面臨的釋放困難、可靠性差、工藝復(fù)雜的問題。本發(fā)明提出的納米間隙制 作工藝簡單，間隙采用干法各向異性刻蝕的方式加工完成，避免了濕法腐蝕中液體的表面 張力造成器件與驅(qū)動粘附的問題，釋放時間更容易控制，加工過程不會對器件的其他材料 造成腐蝕等其他不利影響。本制造工藝可應(yīng)用于多種微納機電器件的制備，例如納隙電容 式諧振器，提高器件的可靠性，同時降低成本。


圖l(a)-(e)為本發(fā)明實施例制作納米間隙的工藝流程示意圖，其中(a)是形成 第一半硬掩膜步驟；(b)是淀積多晶硅步驟；(C)是淀積第二硬介質(zhì)膜步驟；(d)是化學(xué)機 械拋光形成第二半硬掩膜步驟；(e)是各向異性刻蝕獲得納米間隙步驟。
具體實施例方式
下面結(jié)合附圖，通過實施例進一步詳細描述本發(fā)明的方法，但不以任何方式限制 本發(fā)明的范圍。 實施例1、在硅襯底中制作納米間隙
圖1所示的工藝流程圖具體步驟如下 1)在硅襯底1上熱氧化或LPCVD厚度為500nm氧化硅層，光刻定義納米間隙的位
置，并RIE刻蝕該氧化硅層形成位于納米間隙一側(cè)的第一半硬掩膜2，如圖1(a)所示，在該
實施例中定義了兩個納米間隙的位置，分別位于第一半硬掩膜2的兩側(cè)； 2) LPCVD淀積多晶硅100nm，這層多晶硅位于第一半硬掩膜2兩側(cè)的側(cè)壁將作為刻
蝕硅襯底的中間層，多晶硅3的厚度決定了間隙寬度，見圖l(b); 3) LPCVD淀積厚的氧化硅1 P m，如圖1 (c); 4)化學(xué)機械拋光氧化硅500nm至多晶硅3界面，這樣步驟3)淀積的氧化硅形成納 米間隙另一側(cè)的第二半硬掩膜4，如圖1(d); 4)ASE各向異性刻蝕硅，由于ASE刻蝕對單晶硅(或多晶硅)和氧化硅有很好的刻 蝕選擇比，這樣刻蝕將沿著多晶硅3側(cè)壁進行，刻蝕完多晶硅3側(cè)壁后形成具有納米寬度間 隙的氧化硅掩膜(包括第一半硬掩膜2和第二半硬掩膜4)，繼續(xù)各向異性刻蝕硅襯底1，得 到納米間隙5，如圖l(e)。
權(quán)利要求
一種微納機電器件中納米間隙的制作方法，包括如下步驟1)在硅基材上生長或淀積第一硬介質(zhì)膜，光刻定義納米間隙的位置，通過刻蝕或濕法腐蝕去除部分第一硬介質(zhì)膜，形成位于納米間隙一側(cè)的第一半硬掩膜；2)在硅基材和第一半硬掩膜上淀積多晶硅，多晶硅層的厚度決定了納米間隙的寬度；3)在多晶硅層上淀積第二硬介質(zhì)膜，并化學(xué)機械拋光第二硬介質(zhì)膜至多晶硅界面，形成位于納米間隙另一側(cè)的第二半硬掩膜；4)各向異性刻蝕硅，刻蝕沿著夾在第一和第二半硬掩膜間的多晶硅側(cè)壁進行，直至刻蝕硅基材至所需深度，形成納米間隙。
2. 如權(quán)利要求1所述的制作方法，其特征在于，所述第一硬介質(zhì)膜材料是氧化硅或氮化硅，第二硬介質(zhì)膜材料是氧化硅。
3. 如權(quán)利要求2所述的制作方法，其特征在于，所述步驟1)通過熱氧化或低壓化學(xué)氣相沉積形成氧化硅層，光刻定義納米間隙的位置后通過反應(yīng)離子刻蝕或氫氟酸腐蝕去除多余的氧化硅。
4. 如權(quán)利要求2所述的制作方法，其特征在于，所述步驟1)低壓化學(xué)氣相沉積法淀積氮化硅，光刻定義納米間隙的位置后通過反應(yīng)離子刻蝕去除多余的氮化硅。
5. 如權(quán)利要求1或2所述的制作方法，其特征在于，所述步驟2)用低壓化學(xué)氣相沉積法淀積多晶硅。
6. 如權(quán)利要求1或2所述的制作方法，其特征在于，所述步驟3)用低壓化學(xué)氣相沉積法淀積第二硬介質(zhì)膜。
全文摘要
本發(fā)明公開了一種微納機電器件中納米間隙的制作方法。該方法首先在硅基材上形成一半硬掩膜圖形，然后淀積納米厚度的多晶硅，在第一半硬掩膜側(cè)面形成多晶硅側(cè)壁，再在多晶硅側(cè)壁的另一側(cè)形成第二半硬掩膜，最后利用各向異性刻蝕對硅和硬掩膜的高刻蝕選擇比刻蝕硅，刻蝕沿著夾在第一和第二半硬掩膜間的多晶硅側(cè)壁進行，直至刻蝕硅基材至所需深度，形成納米間隙。本發(fā)明提出的納米間隙制作工藝簡單、可靠，可應(yīng)用于多種微納機電器件的制備，例如納隙電容式諧振器的制備。
文檔編號B82B3/00GK101767766SQ20101010387
公開日2010年7月7日 申請日期2010年1月29日 優(yōu)先權(quán)日2010年1月29日
發(fā)明者于曉梅, 劉毅, 李博翰 申請人:北京大學(xué)