專(zhuān)利名稱(chēng)：晶片級(jí)微器件的封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及封裝技術(shù)，尤其涉及一種對(duì)形成在晶片上的晶片級(jí)微器件的封裝方法。
背景技術(shù)：
很多先進(jìn)的硅基微器件是在硅基板上將可選的各種微組件和基礎(chǔ)微電子裝置組 合在一起，硅基板也可稱(chēng)為硅晶片，微組件可以是機(jī)械的、光學(xué)的、化學(xué)的、生物的或其他類(lèi) 型的物理組件。很多這些微組件都需要封裝在硅基板頂面上所形成的微小或納米級(jí)空穴 中。從形成微電子裝置和可選的微組件，到形成并封裝微小空穴或納米級(jí)空穴，微器件優(yōu)選 的是能夠通過(guò)統(tǒng)一的晶片級(jí)制作工藝在硅基板上完成制作過(guò)程。然而，這些微器件中形成有電子輸入輸出接口部，這些接口部用于實(shí)現(xiàn)與微器件 的電信號(hào)和功率傳輸，接口部形成在硅基板的一側(cè)，且優(yōu)選的是通過(guò)所謂的硅穿孔互連體 來(lái)形成在硅基板上與微電子裝置相反的一側(cè)，以便減少對(duì)硅基板表面的占用面積，從而減 少微器件的平面尺寸，同時(shí)還便于封裝和空穴形成，還能夠使該硅基板通過(guò)與其他硅基板 的粘合層疊來(lái)實(shí)現(xiàn)三維包裝。對(duì)于頂面上形成有微小或納米級(jí)空穴，且空穴中包含微電子 裝置和可選微組件的硅基板，存在容易發(fā)生實(shí)際的機(jī)械搬運(yùn)和潛在損傷的問(wèn)題，因此，在底 面進(jìn)一步制造硅通孔互連體且同時(shí)封裝硅晶片的頂面實(shí)際上是很困難的，這仍然是本領(lǐng)域 中有待解決的實(shí)質(zhì)問(wèn)題。所以，需要一種穩(wěn)健的且實(shí)用的晶片級(jí)制造方法，用于非侵入式地從硅晶片底面 形成硅穿孔，且對(duì)已經(jīng)形成在硅晶片頂面上的微電子裝置和可選微組件進(jìn)行封裝。一類(lèi) 典型的制造方法包括如下基礎(chǔ)工序1)首先，以機(jī)械方式將一保護(hù)膜層、例如樹(shù)脂膜層， 附著在其上制造有微組件的硅晶片頂面；2)從硅晶片的底面制備硅穿孔和硅穿孔互連 體；3)以機(jī)械方式解除附著在頂面的保護(hù)膜層；4)封裝硅晶片頂面上的微組件。這類(lèi)基 礎(chǔ)性方法廣泛地用于頂面制造有微電子裝置的傳統(tǒng)半導(dǎo)體晶片的背面研磨和減薄。然 而，當(dāng)硅晶片上的傳統(tǒng)微電子裝置包含可選微組件時(shí)，以機(jī)械方式將保護(hù)膜層相對(duì)于硅 晶片頂面附著或解附著，經(jīng)常會(huì)導(dǎo)致這些微組件不可避免造成機(jī)械損傷和化學(xué)污染。實(shí) 際應(yīng)用中，這樣以機(jī)械方式附著或解附著保護(hù)膜層，懸置在空穴上方的任何微機(jī)電系統(tǒng) (Micro-Electrical-Mechanical Systems，簡(jiǎn)稱(chēng)MEMS)組件都是很容易受到損傷的。現(xiàn)有技術(shù)中的另一類(lèi)方法包括如下工序1)首先，封裝微組件和硅晶片的頂面； 2)從硅晶片底面制備硅穿孔和硅穿孔互連體。雖然這為制造在硅晶片頂面的微組件提供了 物理保護(hù)，避免背面減薄，以及硅穿孔和互連體制造過(guò)程中的潛在機(jī)械損傷和化學(xué)污染，但 是會(huì)顯著增加晶片堆疊厚度，典型地會(huì)增至2倍于標(biāo)準(zhǔn)硅晶片的厚度。這在進(jìn)行減薄和形 成硅穿孔的晶片背面制備過(guò)程中會(huì)產(chǎn)生晶片搬運(yùn)問(wèn)題。如果出于特殊光學(xué)考慮使得頂面封 裝非常精密的話，那進(jìn)行這種晶片背面制備工藝是在硅晶片制備工藝中的一種亟待解決的 問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種晶片級(jí)微器件的封裝方法，以在實(shí)現(xiàn)晶片背面制備工藝 的過(guò)程中能夠?qū)系奈⑵骷M(jìn)行有效的保護(hù)，且便于轉(zhuǎn)移操作晶片。本發(fā)明實(shí)施例提供了一種晶片級(jí)微器件的封裝方法，包括在第一硅晶片的頂面上制備微器件；在所述第一硅晶片的頂面上沉積第一遮蔽碳膜層，覆蓋所述微器件；通過(guò)所述第一遮蔽碳膜層來(lái)支撐所述第一硅晶片的頂面，由此從所述第一硅晶片 的底面來(lái)完成晶片背面制備工藝；通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)將所述第一遮蔽碳膜層移除；將封裝晶片封裝在所述第一硅晶片的頂面。本發(fā)明所提供的晶片級(jí)微器件的封裝方法，能夠通過(guò)化學(xué)方法沉積第一遮蔽碳膜 層，從而在進(jìn)行晶片背面制備工藝時(shí)對(duì)晶片頂面的微器件進(jìn)行保護(hù)，避免了機(jī)械損傷和背 面制備工藝帶來(lái)的化學(xué)污染，在完成晶片背面制備工藝之后將第一遮蔽碳膜層采用化學(xué)方 式移除。首先進(jìn)行晶片背面制備工藝再進(jìn)行頂面封裝的方案，通過(guò)將第一遮蔽碳膜層作為 犧牲保護(hù)膜層，對(duì)晶片頂面的保護(hù)無(wú)需在進(jìn)行晶片背面制備工藝之前就使用封裝晶片進(jìn)行 封裝，使得在隨后的晶片背面制備工藝過(guò)程中轉(zhuǎn)移的晶片很輕薄，轉(zhuǎn)移操作便捷。


圖1為本發(fā)明實(shí)施例一提供的晶片級(jí)微器件的封裝方法的流程圖；圖2a 2e為本發(fā)明實(shí)施例一所制備的微器件的局部結(jié)構(gòu)示意圖；圖3為本發(fā)明實(shí)施例二提供的晶片級(jí)微器件的封裝方法的流程圖；圖4a和4b為本發(fā)明實(shí)施例二所制備的微器件的局部結(jié)構(gòu)示意圖；圖5為本發(fā)明實(shí)施例三提供的晶片級(jí)微器件的封裝方法的流程6為本發(fā)明實(shí)施例三所制備的微器件的局部結(jié)構(gòu)示意圖；圖7為本發(fā)明實(shí)施例四提供的晶片級(jí)微器件的封裝方法的流程圖；圖8a 8c為本發(fā)明實(shí)施例四所制備的微器件的局部結(jié)構(gòu)示意圖；圖9a和9b為本發(fā)明實(shí)施例五所制備的微器件的局部結(jié)構(gòu)示意圖；圖10為本發(fā)明實(shí)施例六提供的晶片級(jí)微器件的封裝方法的流程圖；圖Ila Ild為本發(fā)明實(shí)施例六所制備的微器件的局部結(jié)構(gòu)示意圖；圖12為本發(fā)明實(shí)施例八所制備的微器件的局部結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例 中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是 本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員 在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。晶片頂面的封裝需要形成遮蔽空穴來(lái)封裝微器件，在很多實(shí)際的應(yīng)用中，遮蔽 空穴由圍繞的壁面或預(yù)設(shè)的密封框格形成或被側(cè)面密封，以便保持頂面或微器件與封 裝晶片的間隔。一種典型的應(yīng)用實(shí)例是采用內(nèi)置在微器件中的互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor，簡(jiǎn)稱(chēng) CMOS)接觸式圖像傳感器(CMOS Imaging Sensor，簡(jiǎn)稱(chēng)CIS)的光學(xué)成像技術(shù)，或其他的，采用液晶的或硅基液晶(Liquid Crystal On Silicon，簡(jiǎn)稱(chēng)LC0S)的反射型空間光調(diào)制，這些均要求封裝晶片對(duì)于可見(jiàn)光是 光學(xué)透明的。對(duì)于LOCS應(yīng)用，遮蔽空穴中填充有液晶。對(duì)于采用MEMS其他類(lèi)型應(yīng)用，微器 件還可能進(jìn)一步在頂面上包括懸浮結(jié)構(gòu)膜層，懸浮結(jié)構(gòu)膜層也需要封裝在遮蔽空穴中。遮 蔽空穴可以填充以各種流體以適應(yīng)不同的應(yīng)用。填充的流體除液晶之外還包括諸如水等液 體，以及諸如氫氣、氮?dú)?、氦氣和氬氣中任意一種或組合的氣體。實(shí)施例一圖1為本發(fā)明實(shí)施例一提供的晶片級(jí)微器件的封裝方法的流程圖，示出了本發(fā)明 微器件的基本封裝過(guò)程，其中忽略和簡(jiǎn)化了對(duì)于晶片級(jí)電子制備領(lǐng)域來(lái)說(shuō)是公知和顯然的 細(xì)節(jié)描述。本實(shí)施例具體包括如下步驟步驟110、在第一硅晶片10的頂面11上制備微器件13 ；第一硅晶片10即作為硅基板，可以采用現(xiàn)有技術(shù)和/或工業(yè)實(shí)踐中的任意工藝方 法來(lái)制備微器件13，通常是制備多個(gè)微器件13，且多個(gè)微器件13以平面陣列形式排列，如 圖2a所示為本發(fā)明實(shí)施例一所制備的微器件的局部結(jié)構(gòu)示意圖一，其中示范性地示出了 一個(gè)完整微器件13的結(jié)構(gòu)，其它微器件13的結(jié)構(gòu)與此類(lèi)似，下面不失一般性的示出該微器 件13的封裝方法。在第一硅晶片10的頂面11上制備的微器件13可以包括頂部輸入輸出 接口部14，用于與外部系統(tǒng)進(jìn)行電連接，可以是每個(gè)微器件13都包括一個(gè)頂部輸入輸出接 口部14，也可以是部分或邊緣處的微器件13各自包括一個(gè)頂部輸入輸出接口部14 ；步驟120、在第一硅晶片10的頂面11上沉積第一遮蔽碳膜層15，覆蓋微器件13， 即完全覆蓋形成有微器件13的第一硅晶片10頂面11，作為臨時(shí)保護(hù)膜層，避免進(jìn)行晶片 制備過(guò)程中，特別是避免必要的晶片背面制備工藝中的機(jī)械搬運(yùn)損傷和其他的物理或化學(xué) 影響，如圖2b所示。相比于其他固體聚合體膜層，例如樹(shù)脂，碳膜層的機(jī)械和物理特性更穩(wěn) 健，且對(duì)半導(dǎo)體晶片的制備操作更適應(yīng)，因此廣泛用作為可灰化的硬掩模板。所形成的第一 遮蔽碳膜層15可以包括少于9%的氫。步驟130、通過(guò)第一遮蔽碳膜層15來(lái)支撐第一硅晶片10的頂面11，由此從第一硅 晶片10的底面12來(lái)完成晶片背面制備工藝；當(dāng)需要在第一硅晶片10的底面12執(zhí)行晶片背面制備工藝時(shí)，通常需要將第一硅 晶片10上下顛倒過(guò)來(lái)，原來(lái)的第一硅晶片10頂面11朝下，以便能夠在第一硅晶片10原來(lái) 的底面12上進(jìn)行操作。晶片背面制備工藝可以有多種，對(duì)于微器件13中的頂部輸入輸出接口部14，為了 減少所占用的頂面11尺寸，通常希望能夠從硅晶片的底面12引出接口部，S卩需要形成底部 輸入輸出接口部16，對(duì)應(yīng)的兩接口部通過(guò)硅穿孔17和互連體18保持電連接。本文以從晶 片底面12形成硅穿孔17為例進(jìn)行說(shuō)明。步驟130中從第一硅晶片10的底面12來(lái)完成晶片背面制備工藝具體可以包括步驟131、從第一硅晶片10的底面12來(lái)制備硅穿孔17，硅穿孔17截止于頂部輸 入輸出接口部14，如圖2c所示，截止于頂部輸入輸出接口部14的硅穿孔17即正對(duì)著頂部 輸入輸出接口部14，能夠盡量減少在頂面11上占用的面積，且保持上下兩接口部的垂直連 接；
硅穿孔可以采用硅濕刻工藝和硅干刻工藝中的任意一種或組合來(lái)制備。優(yōu)選的硅 濕刻工藝是采用各向異性硅濕刻工藝來(lái)達(dá)到目的，例如KOH(氫氧化鉀)濕刻。深度反應(yīng)離 子刻蝕(De印Reactive Ion Etching，簡(jiǎn)稱(chēng)DRIE)也是適用于該目的的一種干刻方式。步驟132、形成硅穿孔絕緣體19，可以通過(guò)典型的硅晶片制備工藝使硅穿孔絕緣 體19至少覆蓋硅穿孔17的側(cè)壁，硅穿孔絕緣體19可以由氧化硅、氮化硅、金屬氧化物和金 屬氮化物中的任意一種或組合制成，可以使頂部輸入輸出接口部14以及后續(xù)形成互連體 18和底部輸入輸出接口部16與半導(dǎo)體材質(zhì)的第一硅晶片10本體保持絕緣，并還可以為第 一硅晶片10的硅襯底提供物理緩沖；步驟133、形成硅穿孔互連體18，硅穿孔互連體18形成在硅穿孔17中，與頂部輸 入輸出接口部14連接；步驟134、可以通過(guò)典型的薄膜金屬互連體制備工藝來(lái)形成底部輸入輸出接口部 16，與各頂部輸入輸出接口部14分別通過(guò)硅穿孔互連體18相連，如圖2c所示。接口部可 以由鋁、銅、鈦、鉭、鋅、鉛、鋅、銀和/或金來(lái)制成。在完成晶片背面制備工藝之后，繼續(xù)執(zhí)行后續(xù)步驟步驟140、通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)將第一遮蔽碳膜層15移除，如圖2d所示， 優(yōu)選是在等離子增強(qiáng)環(huán)境下執(zhí)行選擇性氣體反應(yīng)，如在包含由等離子體源功率產(chǎn)生的等離 子體增強(qiáng)的反應(yīng)器腔室中，進(jìn)行碳氧化或氮化來(lái)將第一遮蔽碳膜層15移除，從而將微器件 13再暴露出來(lái)；步驟150、將封裝晶片20封裝在第一硅晶片10的頂面11，如圖2e所示，將微器件 13通過(guò)封裝晶片20封裝起來(lái)，使微器件13經(jīng)受最少的機(jī)械、化學(xué)或物理碰撞，圖2e中還以 虛線示出了已移除的第一遮蔽碳膜層15的位置。本實(shí)施例所采用的封裝晶片20是通過(guò)密 封框格21的形式貼合在第一硅晶片10上的。密封框格21、第一硅晶片10和封裝晶片20 圍設(shè)形成了遮蔽空穴30。本實(shí)施例的技術(shù)方案，能夠通過(guò)化學(xué)方法沉積第一遮蔽碳膜層，從而在進(jìn)行晶片 背面制備工藝時(shí)對(duì)晶片頂面的微器件進(jìn)行保護(hù)，避免了機(jī)械損傷和背面制備工藝帶來(lái)的化 學(xué)污染，在完成晶片背面制備工藝之后將第一遮蔽碳膜層采用化學(xué)方式移除。首先進(jìn)行晶 片背面制備工藝再進(jìn)行頂面封裝的方案，通過(guò)將第一遮蔽碳膜層作為犧牲保護(hù)膜層，對(duì)晶 片頂面的保護(hù)無(wú)需在進(jìn)行晶片背面制備工藝之前就使用封裝晶片進(jìn)行封裝，第一遮蔽碳膜 層較佳的是只有幾十微米的厚度，頂面被遮蔽的硅晶片厚度接近于硅晶片標(biāo)準(zhǔn)厚度，使得 在隨后的晶片背面制備工藝過(guò)程中轉(zhuǎn)移的晶片很輕薄，轉(zhuǎn)移操作便捷。在本實(shí)施例的基礎(chǔ)上，如碳膜層的典型制備方法那樣，在第一硅晶片的頂面上沉 積第一遮蔽碳膜層的操作具體可以執(zhí)行如下步驟將第一硅晶片放置在反應(yīng)器腔室中；將含碳工藝氣引入反應(yīng)器腔室，如果需要的話，引入能夠增強(qiáng)成層性的添加氣以 增強(qiáng)第一遮蔽碳膜層的熱性能；通過(guò)將等離子體RF源功率耦合到重入式路徑的額外部分，以在重入式路徑中建 立重入式環(huán)形RF等離子體流，重入式路徑包括形成在第一硅晶片之上的工藝區(qū)；將RF等離子體偏置功率或偏置電壓耦合到第一硅晶片，從而在第一硅晶片的頂 面上沉積第一遮蔽碳膜層。
實(shí)施例二圖3為本發(fā)明實(shí)施例二提供的晶片級(jí)微器件的封裝方法的流程圖，形成圖2e所示 結(jié)構(gòu)的方式有多種，本實(shí)施例提供一種具體實(shí)現(xiàn)方式，將封裝晶片20封裝在第一硅晶片10 的頂面11包括步驟310、在第一硅晶片10的頂面11制備密封框格21，密封框格21圍繞在微器 件13的外側(cè)，如圖4a所示，為后續(xù)產(chǎn)生的遮蔽空穴30提供側(cè)壁；步驟320、將封裝晶片20貼合固定在第一硅晶片10頂面11的密封框格21上，封 裝晶片20、密封框格21和第一硅晶片10的頂面11圍設(shè)成完全閉合和密封的遮蔽空穴30， 具體而言，遮蔽空穴30以封裝晶片20的底面為頂壁，以第一硅晶片10的頂面11為底壁， 且以密封框格21為側(cè)壁，將微器件13封裝在遮蔽空穴30中，如圖4b所示。這種遮蔽空穴通過(guò)預(yù)設(shè)的密封框格形成了側(cè)密封式的空穴，可以形成微小的或納 米級(jí)空穴，封裝納米級(jí)的電子組件，例如基于CMOS所制備的微組件?？梢圆捎铆h(huán)氧膠或硅基膠來(lái)作為密封框格材料封裝微器件，這些材料廣泛地應(yīng)用 于各種實(shí)際微電子裝置的晶片級(jí)封裝。在應(yīng)用過(guò)程中可以印刷，且能夠固化變硬并最終粘 合在封裝晶片和第一硅晶片上。其他材料或可構(gòu)圖的膜層也可用來(lái)制備預(yù)設(shè)的密封框格， 或者還可以采用其他固態(tài)材料，例如氧化硅，只要能夠?qū)崿F(xiàn)晶片級(jí)貼合和空穴密封即可。實(shí)施例三圖5為本發(fā)明實(shí)施例三提供的晶片級(jí)微器件的封裝方法的流程圖，形成圖2e所示 結(jié)構(gòu)的方式有多種，本實(shí)施例提供另一種具體實(shí)現(xiàn)方式，將封裝晶片20封裝在第一硅晶片 10的頂面11包括步驟510、在封裝晶片20的表面上制備密封框格21，如圖6所示；步驟520、將第一硅晶片10頂面11貼合固定在封裝晶片20的密封框格21上，封 裝晶片20、密封框格21和第一硅晶片10的頂面11圍設(shè)成遮蔽空穴30，將微器件13封裝 在遮蔽空穴30中，可參見(jiàn)圖4b所示。實(shí)施例四圖7為本發(fā)明實(shí)施例四提供的晶片級(jí)微器件的封裝方法的流程圖，本實(shí)施例提供 了再一種將封裝晶片20封裝在第一硅晶片10的頂面11的具體實(shí)現(xiàn)方式，采用這種實(shí)現(xiàn)方 式的晶片級(jí)微器件的封裝方法包括如下流程步驟710、在第一硅晶片10的頂面11上制備微器件13 ；步驟720、在第一硅晶片10的頂面11上沉積第一遮蔽碳膜層15，覆蓋微器件13 ；在第一硅晶片10的頂面11上沉積第一遮蔽碳膜層15之后，還包括步驟730、采用構(gòu)圖工藝在第一遮蔽碳膜層15中形成對(duì)應(yīng)于密封框格21的框格穿 孔22圖案，如圖8a所示，框格穿孔22的位置和尺寸對(duì)應(yīng)于待形成的預(yù)設(shè)密封框格21 ；步驟740、將密封框格材料層23沉積在第一遮蔽碳膜層15的表面上和框格穿孔 22中，此時(shí)具有框格穿孔22和足夠厚度的第一遮蔽碳膜層15相當(dāng)于密封框格材料層23的 澆注模具，如圖8b所示；沉積密封框格材料層的步驟具體可以為采用物理氣相沉積法、化學(xué)氣相沉積法 和鍍液沉積法中的任意一種或其組合，將鋁、鎳、銅、鋅、鉛、銀和金中的任意一種或其組合 作為密封框格材料，沉積在第一遮蔽碳膜層的表面上和穿孔中形成密封框格材料層。例如，可以結(jié)合銅種子層沉積、刻蝕和鍍銅工藝來(lái)形成一定厚度的銅密封框格，如果需要，還可以 進(jìn)行化學(xué)機(jī)械拋光。密封框格可以由無(wú)機(jī)固態(tài)復(fù)合物、有機(jī)固態(tài)復(fù)合物和金屬中的任意一 個(gè)制成，一般可以是可固化的、可構(gòu)圖的硅和環(huán)氧材料。步驟750、通過(guò)第一遮蔽碳膜層15來(lái)支撐第一硅晶片10的頂面11，由此從第一硅 晶片10的底面12來(lái)完成晶片背面制備工藝，例如形成硅穿孔17、互連體18、絕緣體19和 底部輸入輸出接口部16等結(jié)構(gòu)，如圖8b所示；步驟760、對(duì)密封框格材料層23采用構(gòu)圖工藝進(jìn)行刻蝕，形成密封框格21的圖案， 如圖8c所示，可以是在形成硅穿孔17、絕緣體19、互連體18和底部輸入輸出接口部16之 后再刻蝕形成密封框格21。上述過(guò)程相當(dāng)于，在選擇性移除第一遮蔽碳膜層和封裝頂面的微器件之前，以形 成穿孔的第一遮蔽碳膜層作為照相平版印刷法的固體掩模板來(lái)制備密封框格。該過(guò)程可以 包括采用照相平版印刷法構(gòu)成第一遮蔽碳膜層具有框格穿孔的圖案，再沉積密封框格材料 膜層，而后再采用照相平版印刷法構(gòu)成密封框格的圖案。封框格可以由導(dǎo)電材料制成，例如 金屬，以將密封晶片和第一硅晶片上的微器件電連接。步驟770、通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)將第一遮蔽碳膜層15移除；步驟780、將封裝晶片20封裝在第一硅晶片10的頂面11，具體是將封裝晶片20 貼合固定在第一硅晶片10頂面11的密封框格21上，最終結(jié)構(gòu)可參見(jiàn)圖2e所示。實(shí)施例五本發(fā)明實(shí)施例五提供的晶片級(jí)微器件的封裝方法可以以前述實(shí)施例為基礎(chǔ)，在從 第一硅晶片的底面來(lái)完成晶片背面制備工藝之后，特別是在形成了硅穿孔、絕緣體、互連體 和底部輸入輸出接口部之后，且在通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)將第一遮蔽碳膜層移除之 前，還包括將第二硅晶片40貼合到第一硅晶片10的底面12，如圖9a所示。而后再移除 第一遮蔽碳膜層15，將封裝晶片20封裝到第一硅晶片10上，如圖9b所示。本實(shí)施例可以提供堆疊晶片的三維晶片級(jí)封裝，其中，多個(gè)堆疊晶片的第一或更 多頂部晶片被封裝，這些堆疊的晶片包含用于穿過(guò)晶片實(shí)現(xiàn)電互連的硅穿孔。實(shí)施例六圖10為本發(fā)明實(shí)施例六提供的晶片級(jí)微器件的封裝方法的流程圖，本實(shí)施例以 前述實(shí)施例為基礎(chǔ)，特別的是按照實(shí)際功能需要來(lái)形成懸浮結(jié)構(gòu)膜層，在第一硅晶片上制 備平面陣列形式的微器件的流程包括步驟101、在第一硅晶片10上制備微器件13，其中包括在第一硅晶片10的頂面11 上，沉積并通過(guò)構(gòu)圖工藝形成犧牲碳膜層24的圖案，具體的構(gòu)圖工藝可以是采用照相平版 印刷法進(jìn)行膜層的構(gòu)圖；步驟102、在形成有犧牲碳膜層24的第一硅晶片10的頂面11上，沉積并通過(guò)構(gòu)圖 工藝形成懸浮結(jié)構(gòu)膜層25的圖案，且露出部分犧牲碳膜層24，如圖Ila所示；懸浮結(jié)構(gòu)膜層25可以是單獨(dú)一層或多層固態(tài)材料，通過(guò)常規(guī)的半導(dǎo)體晶片制備 工藝沉積。例如，可通過(guò)物理氣相沉積(Physical Vapor D印osition，簡(jiǎn)稱(chēng)PVD)或化學(xué)氣 相沉積(Chemical Vapor Deposition，簡(jiǎn)稱(chēng)CVD)方法，沉積在第一硅晶片10的頂面11和 犧牲碳膜層24保留部分之上。所沉積的膜層隨后采用照相平版印刷法構(gòu)圖，可采用光阻材料(或結(jié)合使用其他材料)作為刻蝕掩模板，且采用對(duì)犧牲碳膜層24的保留部分具有高度刻蝕選擇性的一步或 多步刻蝕工藝進(jìn)行刻蝕。步驟103、在第一硅晶片10的頂面11上沉積第一遮蔽碳膜層15，覆蓋微器件13， 同時(shí)也覆蓋了犧牲碳膜層24和懸浮結(jié)構(gòu)膜層25 ；步驟104、通過(guò)第一遮蔽碳膜層15來(lái)支撐第一硅晶片10的頂面11，由此從第一硅 晶片10的底面12來(lái)完成晶片背面制備工藝，如圖lib所示；步驟105、犧牲碳膜層24與第一遮蔽碳膜層15同時(shí)通過(guò)與碳進(jìn)行選擇性氣體反應(yīng) 來(lái)移除，以使懸浮結(jié)構(gòu)膜層25懸置在第一硅晶片10的頂面11上方，如圖Ilc所示；步驟106、將封裝晶片20封裝在第一硅晶片10的頂面11，如圖Ild所示。懸浮結(jié)構(gòu)膜層由金屬、氧化物、氮化物和碳化物中的任意一個(gè)或組合制成。犧牲碳膜層夾持在懸浮結(jié)構(gòu)膜層和第一硅晶片的頂面之間，在進(jìn)行晶片背面制備 工藝之前，第一遮蔽碳膜層完全沉積覆蓋在懸浮結(jié)構(gòu)膜層、微器件和第一硅晶片的頂面之 上；犧牲碳膜層和第一遮蔽碳膜層隨后同時(shí)被選擇性碳氧化或碳氮化來(lái)移除，釋放懸浮結(jié) 構(gòu)膜層使其懸置；懸置的懸浮結(jié)構(gòu)膜層最終被封閉在遮蔽空穴中。很多固態(tài)材料都可用于 形成懸浮結(jié)構(gòu)膜層，且隨后執(zhí)行所需的機(jī)械、光學(xué)和/或化學(xué)功能，包括但不限于多晶硅、 非晶硅、單晶硅、二氧化硅、氮化硅、碳化硅、有機(jī)硅玻璃、鎢、氮化鎢、碳化鎢、單質(zhì)鋁和鋁合 金、氧化鋁、氮化鋁、碳化鋁、單質(zhì)鉭和鉭合金、氧化鉭、單質(zhì)鈦和鈦合金、氮化鈦、氧化鈦、單 質(zhì)銅和銅合金、氧化銅、單質(zhì)釩和氧化釩、金和鉬。某些包含少于60%碳的碳化物也是潛在 可選材料，例如碳化硅、碳化鎢、碳化鋁和氮化碳。實(shí)施例七本發(fā)明實(shí)施例七提供的晶片級(jí)微器件的封裝方法可以以前述實(shí)施例為基礎(chǔ)，在從 第一硅晶片的底面來(lái)完成晶片背面制備工藝之后，且在通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)將第 一遮蔽碳膜層移除之前，還包括在第一硅晶片的背面沉積第二遮蔽碳膜層，其中，第二遮 蔽碳膜層與第一遮蔽碳膜層通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)來(lái)同時(shí)移除，或者第二遮蔽碳膜 層也可以獨(dú)立地通過(guò)選擇性氧化或氮化工藝被移除，從而保證對(duì)頂面產(chǎn)生最少的影響。通過(guò)在移除頂面上第一遮蔽碳膜層之前在第一硅晶片背面形成第二遮蔽碳膜層， 能夠保護(hù)第一硅晶片的底面，避免可能來(lái)自于頂面的工藝損傷或污染。實(shí)施例八本發(fā)明實(shí)施例八提供的晶片級(jí)微器件的封裝方法可以以前述實(shí)施例為基礎(chǔ)，且還 包括在封裝晶片20上沉積導(dǎo)電且光學(xué)透明的覆蓋膜層28，如圖12所示，覆蓋膜層28形 成在封裝晶片20上且在封裝時(shí)朝向第一硅晶片10。覆蓋膜層28可以由銦錫氧化物(ITO) 制成，ITO在將封裝晶片20貼合封閉在第一硅晶片10之前沉積到封裝晶片20上。該結(jié)構(gòu)典型的適用于LCOS應(yīng)用場(chǎng)景。此處優(yōu)選的是密封框格材料由導(dǎo)電材料制 成，以便在封裝之后，將導(dǎo)電且光學(xué)透明的覆蓋膜層和第一硅晶片上的微器件電連接。通過(guò)上述實(shí)施例所形成的晶片級(jí)微器件，可含有已形成遮蔽空穴，在將第一遮蔽 碳膜層移除之后，還可以將填充流體放置在遮蔽空穴中。填充流體可以包括氫氣、氮?dú)?、?氣和氬氣中的任意一個(gè)或者組合；或者填充流體可以為液晶；再或者，填充流體可以包含 水。本發(fā)明實(shí)施例所提供的晶片級(jí)微器件的封裝方法的適用范圍廣泛，可用于集成電路(IC)和MEMS結(jié)構(gòu)的封裝。除了選用介電質(zhì)材料之外，封裝晶片還可以由能至少部分傳 輸電磁波的材料制成，以適用于不同需要。 最后應(yīng)說(shuō)明的是以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡 管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解其依然 可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替 換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精 神和范圍。
權(quán)利要求
一種晶片級(jí)微器件的封裝方法，其特征在于，包括在第一硅晶片的頂面上制備微器件；在所述第一硅晶片的頂面上沉積第一遮蔽碳膜層，覆蓋所述微器件；通過(guò)所述第一遮蔽碳膜層來(lái)支撐所述第一硅晶片的頂面，由此從所述第一硅晶片的底面來(lái)完成晶片背面制備工藝；通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)將所述第一遮蔽碳膜層移除；將封裝晶片封裝在所述第一硅晶片的頂面。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在第一硅晶片的頂面上制備的微器件包 括頂部輸入輸出接口部，從所述第一硅晶片的底面來(lái)完成晶片背面制備工藝包括從所述第一硅晶片的底面來(lái)制備硅穿孔，所述硅穿孔截止于所述頂部輸入輸出接口部；形成硅穿孔絕緣體，所述硅穿孔絕緣體覆蓋所述硅穿孔的側(cè)壁； 形成硅穿孔互連體，所述硅穿孔互連體形成在所述硅穿孔中，與所述頂部輸入輸出接 口部連接；形成底部輸入輸出接口部，與各所述頂部輸入輸出接口部分別通過(guò)硅穿孔互連體相連。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，將封裝晶片封裝在所述第一硅晶片的頂 面包括在所述第一硅晶片的頂面制備密封框格，所述密封框格圍繞在所述微器件的外側(cè)； 將所述封裝晶片貼合固定在所述第一硅晶片頂面的所述密封框格上，所述封裝晶片、 密封框格和第一硅晶片的頂面圍設(shè)成遮蔽空穴，將所述微器件封裝在所述遮蔽空穴中。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，將封裝晶片封裝在所述第一硅晶片的頂 面包括在所述封裝晶片的表面上制備密封框格；將所述第一硅晶片頂面貼合固定在所述封裝晶片的密封框格上，所述封裝晶片、密封 框格和第一硅晶片的頂面圍設(shè)成遮蔽空穴，將所述微器件封裝在所述遮蔽空穴中。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于在所述第一硅晶片的頂面沉積所述第一遮蔽碳膜層之后，還包括采用構(gòu)圖工藝在所 述第一遮蔽碳膜層中形成對(duì)應(yīng)于密封框格的框格穿孔圖案；將密封框格材料層沉積在所述 第一遮蔽碳膜層的表面上和框格穿孔中；在進(jìn)行晶片背面制備工藝之后，且在移除所述第一遮蔽碳膜層之前，還包括對(duì)所述密 封框格材料層采用構(gòu)圖工藝進(jìn)行刻蝕，形成密封框格的圖案；在將所述第一遮蔽碳膜層移除之后，將封裝晶片封裝在所述第一硅晶片的頂面包括 將封裝晶片貼合固定在所述第一硅晶片頂面的所述密封框格上。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，將密封框格材料層沉積在所述第一遮蔽 碳膜層的表面上和框格穿孔中包括采用物理氣相沉積法、化學(xué)氣相沉積法和鍍液沉積法中的任意一種或其組合，將鋁、 鎳、銅、鋅、鉛、銀和金中的任意一種或其組合作為密封框格材料，沉積在所述第一遮蔽碳膜 層的表面上和框格穿孔中形成密封框格材料層。
7.根據(jù)權(quán)利要求1 6任一所述的方法，其特征在于，通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)將 所述第一遮蔽碳膜層移除包括在等離子體增強(qiáng)環(huán)境下，通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)將 所述第一遮蔽碳膜層移除。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)將所述第 一遮蔽碳膜層移除包括在包含由等離子體源功率產(chǎn)生的等離子體增強(qiáng)的反應(yīng)器腔室中， 進(jìn)行碳氧化或碳氮化來(lái)將所述第一遮蔽碳膜層移除。
9.根據(jù)權(quán)利要求1 6任一所述的方法，其特征在于，在所述第一硅晶片的頂面上沉積 第一遮蔽碳膜層包括將所述第一硅晶片放置在反應(yīng)器腔室中；將含碳工藝氣引入所述反應(yīng)器腔室；通過(guò)將等離子體RF源功率耦合到重入式路徑的額外部分，以在重入式路徑中建立重 入式環(huán)形RF等離子體流，所述重入式路徑包括形成在所述第一硅晶片之上的工藝區(qū)；將RF等離子體偏置功率或偏置電壓耦合到所述第一硅晶片，從而在所述第一硅晶片 的頂面上沉積所述第一遮蔽碳膜層。
10.根據(jù)權(quán)利要求1 6任一所述的方法，其特征在于所述第一遮蔽碳膜層包括少于 9%的氫。
11.根據(jù)權(quán)利要求1 6任一所述的方法，其特征在于，在從所述第一硅晶片的底面來(lái) 完成晶片背面制備工藝之后，且在通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)將所述第一遮蔽碳膜層移 除之前，還包括將第二硅晶片貼合到所述第一硅晶片的底面。
12.根據(jù)權(quán)利要求1 6任一所述的方法，其特征在于，在第一硅晶片上制備微器件包括在所述第一硅晶片的頂面上，沉積并通過(guò)構(gòu)圖工藝形成犧牲碳膜層的圖案；在形成有所述犧牲碳膜層的第一硅晶片的頂面上，沉積并通過(guò)構(gòu)圖工藝形成懸浮結(jié)構(gòu) 膜層的圖案，且露出部分所述犧牲碳膜層；所述犧牲碳膜層與所述第一遮蔽碳膜層同時(shí)通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)來(lái)移除，以 使所述懸浮結(jié)構(gòu)膜層懸置在所述第一硅晶片的頂面上方。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于所述懸浮結(jié)構(gòu)膜層由金屬、氧化物、氮 化物和碳化物中的任意一個(gè)或組合制成。
14.根據(jù)權(quán)利要求1 6任一所述的方法，其特征在于，在從所述第一硅晶片的底面來(lái) 完成晶片背面制備工藝之后，且在通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)將所述第一遮蔽碳膜層移 除之前，還包括在所述第一硅晶片的底面沉積第二遮蔽碳膜層，其中，所述第二遮蔽碳膜層與所述第 一遮蔽碳膜層通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)來(lái)同時(shí)移除。
15.根據(jù)權(quán)利要求3 6任一所述的方法，其特征在于，在將所述第一遮蔽碳膜層移除 之后，還包括將填充流體放置在所述遮蔽空穴中。
16.根據(jù)權(quán)利要求15所述的方法，其特征在于所述填充流體包括氫氣、氮?dú)?、氦氣?氬氣中的任意一個(gè)或者組合；或者所述填充流體為液晶。
17.根據(jù)權(quán)利要求15所述的方法，其特征在于所述填充流體包含水。
18.根據(jù)權(quán)利要求3 6任一所述的方法，其特征在于所述密封框格由無(wú)機(jī)固態(tài)復(fù)合物、有機(jī)固態(tài)復(fù)合物和金屬中的任意一個(gè)制成。
19.根據(jù)權(quán)利要求1 6任一所述的方法，其特征在于所述封裝晶片由能至少部分傳 輸電磁波的材料制成。
20.根據(jù)權(quán)利要求2所述的方法，其特征在于所述硅穿孔采用硅濕刻工藝和硅干刻工 藝中的任意一種或組合來(lái)制備。
21.根據(jù)權(quán)利要求2所述的方法，其特征在于所述硅穿孔絕緣體由氧化硅、氮化硅、金 屬氧化物和金屬氮化物中的任意一種或組合制成。
22.根據(jù)權(quán)利要求3 6任一所述的方法，其特征在于所述密封框格由導(dǎo)電材料制 成，以將所述密封晶片和第一硅晶片上的微器件電連接。
23.根據(jù)權(quán)利要求3 6任一所述的方法，其特征在于，還包括在所述封裝晶片上沉積導(dǎo)電且光學(xué)透明的覆蓋膜層，所述密封框格材料由導(dǎo)電材料制 成，以將所述覆蓋膜層和第一硅晶片上的微器件電連接。
24.根據(jù)權(quán)利要求23所述的方法，其特征在于所述覆蓋膜層由銦錫氧化物制成。
全文摘要
本發(fā)明提供了一種晶片級(jí)微器件的封裝方法。該方法包括在第一硅晶片的頂面上制備微器件；在第一硅晶片的頂面上沉積第一遮蔽碳膜層，覆蓋微器件；通過(guò)第一遮蔽碳膜層來(lái)支撐第一硅晶片的頂面，由此從第一硅晶片的底面來(lái)完成晶片背面制備工藝；通過(guò)與碳進(jìn)行選擇性氣體反應(yīng)將第一遮蔽碳膜層移除；將封裝晶片封裝在第一硅晶片的頂面。本發(fā)明通過(guò)化學(xué)方法沉積和移除第一遮蔽碳膜層，從而在進(jìn)行晶片背面制備工藝時(shí)對(duì)晶片頂面的微器件進(jìn)行保護(hù)，避免了機(jī)械損傷和背面制備工藝帶來(lái)的化學(xué)污染。對(duì)晶片頂面的保護(hù)無(wú)需在進(jìn)行晶片背面制備工藝之前就使用封裝晶片進(jìn)行封裝，使得在隨后的晶片背面制備工藝過(guò)程中轉(zhuǎn)移的晶片很輕薄，轉(zhuǎn)移操作便捷。
文檔編號(hào)B81C1/00GK101905855SQ20101019893
公開(kāi)日2010年12月8日 申請(qǐng)日期2010年6月4日 優(yōu)先權(quán)日2009年6月5日
發(fā)明者河·H·黃 申請(qǐng)人:江蘇麗恒電子有限公司