半導體元件和用于制造半導體元件的方法
【專利摘要】本發(fā)明涉及半導體元件和用于制造半導體元件的方法。一種方法包括提供經處理的襯底布置，所述經處理的襯底布置包括經處理的半導體襯底和在經處理的半導體襯底的主表面上的金屬化層結構。所述方法進一步包括釋放蝕刻，其用于在經處理的半導體襯底中的分離區(qū)處在金屬化層結構中生成截槽，所述分離區(qū)定義經處理的襯底布置的管芯區(qū)與經處理的襯底布置的至少第二區(qū)之間的邊界。
【專利說明】
半導體元件和用于制造半導體元件的方法
技術領域
[0001 ]本發(fā)明涉及半導體元件和用于制造半導體元件的方法。本發(fā)明進一步涉及對MEMS釋放蝕刻和鈍化的雙重使用。
【背景技術】
[0002]術語微機電系統(tǒng)(MEMS)通常用于指代組合了電氣和機械部件的小型集成器件或系統(tǒng)。
[0003]微機電系統(tǒng)可以例如被用作致動器、換能器或傳感器，例如壓力傳感器、揚聲器或麥克風。壓力傳感器現在是汽車電子設備和消費品電子設備中的批量產品。對于許多這些應用，使用了下述系統(tǒng):在該系統(tǒng)中，傳感器被集成在專用集成電路(ASIC)中。特別地，一次在晶片上大量制造MEMS ο處理包括將微機電系統(tǒng)與彼此分離。

【發(fā)明內容】

[0004]實施例提供一種方法，在該方法中，提供經處理的襯底布置，所述經處理的襯底布置包括經處理的半導體襯底和在經處理的半導體襯底的主表面上的金屬化層結構。從金屬化層結構的表面向經處理的半導體襯底執(zhí)行釋放蝕刻，用于在經處理的半導體襯底中的分離區(qū)處在金屬化層結構中生成截槽，分離區(qū)定義經處理的襯底布置的管芯區(qū)與經處理的襯底布置的至少第二區(qū)之間的邊界。釋放蝕刻也可以可選地用于釋放被布置在經處理的半導體襯底中的功能元件。
[0005]進一步實施例提供一種方法，在該方法中，提供經處理的襯底布置。經處理的襯底布置包括經處理的半導體襯底和在經處理的半導體襯底的主表面上的金屬化層結構，金屬化層結構包括截槽，該截槽被布置在經處理的半導體襯底中的分離區(qū)處在金屬化層結構中，分離區(qū)定義經處理的襯底布置的管芯區(qū)與經處理的襯底布置的至少第二區(qū)之間的邊界。
[0006]可選地，金屬化層結構可以進一步包括可選的槽口，該槽口釋放被布置在經處理的半導體襯底處的可選功能元件。
[0007]方法進一步包括，在可選槽口的第一表面(槽口表面)處和在截槽的第二表面(截槽表面)處沉積鈍化層(絕緣層)。
[0008]進一步實施例提供一種包括經處理的襯底布置的半導體元件，經處理的襯底布置包括經處理的半導體襯底和金屬化層布置。半導體元件進一步包括被布置在經處理的襯底布置的外邊界處的鈍化層。半導體元件可以進一步包括被布置在經處理的半導體襯底處的可選功能元件。
[0009]發(fā)明人已發(fā)現，通過雙重使用蝕刻步驟或鈍化步驟，可以提高分離的性能，使得晶片產量(S卩，每晶片的MEMS)可以是高的，并且使得由于分離產生的MEMS的機械缺陷可以是低的。
【附圖說明】
[0010]在本文中參考附圖描述了本發(fā)明的實施例。
[0011]圖1示出了根據實施例的、可以用于制作或制造半導體元件的方法的示意流程圖；圖2示出了根據實施例的、可以用于例如制作或制造半導體元件的進一步方法的示意流程圖；
圖3示出了根據實施例的、包括圖1和/或圖2中描述的方法的步驟的用于制造半導體元件的方法的示意流程圖；
圖4a示出了根據實施例的經處理的襯底布置的示意橫截面視圖；
圖4b示出了根據實施例的、包括在經處理的襯底布置中形成的截槽和槽口的圖4a的經處理的襯底布置的示意橫截面視圖；
圖4c示出了根據實施例的、在鈍化層被布置在槽口和截槽處之后的經處理的襯底布置的示意橫截面視圖；
圖5示出了根據實施例的、是晶片的經處理的襯底布置的示意頂視圖；
圖6示出了根據實施例的、在包括將管芯區(qū)與經處理的襯底布置的第二區(qū)分離的步驟已被執(zhí)行之后的、經處理的襯底布置的示意橫截面視圖；
圖7示出了根據實施例的、包括金屬化層結構的經處理的襯底布置的示意橫截面視圖，該金屬化層結構包括多個層；以及
圖8示出了根據實施例的、在絕緣層已被布置在金屬化層結構的表面處之后的、圖7的經處理的襯底布置的示意橫截面視圖。
【具體實施方式】
[0012]在將使用附圖詳細描述本發(fā)明的實施例之前，要指出的是，相同或功能上等同的元件在附圖中被給予相同的參考號，并且通常省略對被提供有相同或類似參考號的元件的重復描述。因此，為具有相同參考號的元件提供的描述是相互可交換和可適用的。
[0013]可以用硅技術來制造MEMS JEMS可以被配置用于作為傳感器、致動器和/或換能器進行操作，并且可以可選地包括要與物理、化學和/或電氣效應(介質)聯系的至少一個功能元件，諸如薄膜、溫度元件或其它部件。例如，壓力傳感器可以包括薄膜，該薄膜與其中壓力應當被測量的介質聯系。麥克風或揚聲器可以包括用于感測或激發(fā)聲波的薄膜?？商鎿Q地或另外，溫度探頭可以被暴露和連接到其中溫度應當被測量的介質。
[0014]包括功能元件的一些MEMS可以被布置或附著在半導體襯底處。例如，半導體襯底可以是局部摻雜或未摻雜的硅襯底，但也可以包括諸如砷化鎵(GaAs )的其它材料。對于操作MEMS并由此操作功能元件，可以將金屬化層結構布置在經處理的半導體襯底處，用于獲得、接收和/或處理去往或來自功能元件的電氣信號，即，用于操作功能元件。
[0015]例如，可以在處理期間在半導體襯底處布置或生成可選的功能元件。其它電氣和/或機械部件可以被處理或在半導體襯底處，以獲得經處理的半導體襯底。經處理的半導體襯底可以被包括半導體材料、絕緣體材料和/或金屬材料的多層覆蓋。
[0016]可以將處理半導體襯底和/或布置金屬化層結構表示為后段制程(BEOL)工藝?？梢岳缭谇岸沃瞥?FEOL)工藝已被執(zhí)行之后執(zhí)行BEOL工藝，在該前段制程工藝期間可以對半導體襯底進行圖案化，例如以在半導體襯底中獲得諸如晶體管、電容器、電阻器等的器件或元件。
[0017]通常，在晶片處同時制造或制作多個半導體元件。在制造或制作多個半導體元件(芯片)之后，將半導體元件彼此分離，這也稱為形成管芯(切割)。切割可以例如通過以下來執(zhí)行:將晶片蝕刻、切削和/或截斷(破裂)成部分，以分離(單體化)單一部件。
[0018]截斷晶片可以導致BEOL層中的破裂，其可以導致生產期間的剔除物、產品的縮短的壽命或者由于通過破裂影響可選功能元件的介質產生的運算漂移。
[0019]圖1圖示了可以用于制作或制造半導體元件的方法100的示意流程圖。
[0020]方法100包括，在方法100的步驟110處，提供經處理的襯底布置。經處理的半導體襯底包括經處理的半導體襯底和在經處理的半導體襯底的主表面上的金屬化層結構。金屬化層結構可以包括多個層，其中，那些層中的一個或多個可以包括金屬材料，諸如金、鉑、銅、銀、鎢、鋁、其它材料和/或其組合。金屬化層結構可以例如在BEOL工藝期間被布置在經處理的半導體襯底的主表面處。
[0021]方法100進一步包括步驟120，該步驟120包括釋放蝕刻?？梢詮慕饘倩瘜咏Y構的表面向經處理的半導體襯底執(zhí)行釋放蝕刻，使得在經處理的半導體襯底中的分離區(qū)處在金屬化層結構中生成截槽。分離區(qū)可以定義經處理的襯底布置的管芯區(qū)與經處理的襯底布置的至少第二區(qū)(例如，其它芯片區(qū)等)之間的邊界。
[0022]此外，也可以從金屬化層結構的表面向經處理的半導體襯底執(zhí)行釋放蝕刻，使得被布置在經處理的半導體襯底處的可選功能元件被釋放(不被覆蓋或被暴露)。
[0023]可以例如通過干法或濕法蝕刻工藝來執(zhí)行釋放蝕刻，該干法或濕法蝕刻工藝被配置為，用于選擇性地移除朝向可選功能元件蝕刻的可選槽口(溝槽)的區(qū)處和在截槽的區(qū)處的金屬化層結構。截槽可以被布置為，使得其部分地或基本上與分離區(qū)重疊。分離區(qū)可以例如是在其處管芯區(qū)在以后的步驟中可以被分離的預定斷裂線、預定鋸線或預定蝕刻線。截槽因此可以被表示為切割道，其指代金屬化層結構中的街道狀結構(截槽)。簡化地說，通過形成截槽，金屬化層結構在分離區(qū)中至少部分被移除。概括說來，釋放蝕刻可以是BEOL蝕刻步驟，該BEOL蝕刻步驟用于釋放晶片的切割道，使得可以促進下面的切割步驟的實現。
[0024]可選的槽口和截槽可以通過溝槽形成工藝來形成，諸如通過干法蝕刻工藝、濕法蝕刻工藝或者通過物理或化學蝕刻工藝來形成。因此，截槽和可選槽口兩者也可以被稱為溝槽，但為清楚起見被表示為截槽和槽口。
[0025]方法100進一步包括可選的步驟130。步驟130包括在金屬化層中的可選槽口(釋放可選功能元件)的第一表面(槽口表面)處和截槽的第二表面(截槽表面)處沉積鈍化層?？梢栽谟糜卺尫殴δ茉尼尫盼g刻期間(即當形成槽口時)至少部分獲得第一表面?？梢岳缰辽俨糠滞ㄟ^生成截槽來獲得第二表面。要至少部分獲得的第一表面和第二表面可以被理解為，在步驟120與步驟130之間可以存在附加步驟，該附加步驟例如用于增大(擴大)槽口和截槽，使得金屬化層結構中和/或經處理的半導體襯底處的表面的位置和/或尺寸可以通過該附加步驟來修改。鈍化層可以被沉積于在步驟120之后或附加步驟之后獲得的第一和第二表面處。第一表面可以包括金屬化層結構中的槽口的一個或多個側壁結構和/或功能元件的表面，該表面由槽口定義。第二表面可以包括金屬化層結構中的截槽的一個或多個側壁結構和/或它的或經處理的半導體襯底的(底)表面。釋放蝕刻可以用于獲得截槽。
[0026]可選地，可以同時在釋放蝕刻120期間蝕刻槽口和截槽。簡化地說，可以用于釋放功能元件的釋放蝕刻可以被雙重使用，用于獲得截槽。對釋放蝕刻的雙重使用允許具有低的或沒有附加的時間或成本量的高處理性能。
[0027]截槽允許管芯的分離期間的提高的性能，因為金屬化層結構(布置)在分離區(qū)處被移除，使得防止金屬化層結構在鋸開或截斷經處理的半導體襯底期間受到損壞(例如破裂)。
[0028]圖2示出了可以用于例如制作或制造半導體元件的方法200的示意流程圖。方法200包括可選步驟210。步驟210包括從金屬化層的表面向經處理的半導體襯底的蝕刻，其用于在分離區(qū)處在金屬化層結構中生成截槽。步驟210還可以包括從金屬化層結構的表面向經處理的半導體襯底的蝕刻，其用于通過在金屬化層結構中生成槽口來釋放可選的功能元件。步驟210當相比于步驟120時可以等同或基本等同。
[0029]方法220包括步驟220，該步驟220包括提供經處理的襯底布置。經處理的襯底布置包括經處理的半導體襯底和在經處理的半導體襯底的主表面上的金屬化層結構，金屬化層結構。金屬化層結構可以包括可選的槽口和截槽，可選的槽口釋放被布置在經處理的半導體襯底處的可選的功能元件。將截槽布置在經處理的半導體襯底中的分離區(qū)處在金屬化層結構中?？梢岳缤ㄟ^步驟210或其它工藝來獲得槽口和/或截槽。分離區(qū)可以定義經處理的襯底布置的管芯區(qū)與經處理的襯底布置的至少第二區(qū)之間的邊界。例如，步驟220可以包括提供當執(zhí)行步驟120或步驟210時獲得的經蝕刻和經處理的半導體襯底。
[0030]方法200包括步驟230，在該步驟230中，將鈍化層沉積在槽口的第一表面(槽口表面)處和截槽的第二表面(截槽表面)處。步驟230當相比于步驟130時可以等同或基本等同。
[0031]鈍化層可以包括鈍化或密封環(huán)材料，諸如氧化硅、氮化硅或其它材料。通過鈍化槽口和截槽的表面，可以獲得對金屬化層結構的鈍化以及特別是對其層的保護。此外，可以防止金屬化層結構的層之間的短路等?？商鎿Q地或另外，被布置在截槽的表面處的鈍化層允許在將管芯與晶片(經處理的襯底布置)的進一步區(qū)分離期間對器件的高度保護。截槽可以至少部分定義，當經處理的半導體襯底被分離、例如被鋸開或被截斷時，金屬化層結構的分離路徑(截斷線)。
[0032]截槽和槽口可以是當執(zhí)行或履行方法100時獲得的截槽和槽口。因此，截槽可以允許管芯的簡化分離，并且可能可替換地或另外允許減少和/或受控的由于分離產生的破裂的分布或傳播。特別地，截槽可以妨礙當截斷、分離或切割經處理的半導體襯底時破裂的傳播。簡化地說，通過提供處在金屬化層結構中并且與經處理的半導體襯底的分離區(qū)(切割道)對齊的截槽，可以避免或至少部分減少基于分離(例如切割)傳播穿過材料(BE0L材料)的破裂。另外，通過鈍化層獲得的對金屬化層結構的保護可以包括但不限于針對侵蝕性化學介質的高抗蝕性。侵蝕性或腐蝕性介質例如可以是酸或堿和/或諸如二碘甲烷的基于甲烷的材料。
[0033]例如，當半導體元件被配置用于被暴露給二碘甲烷時，被用作用于鈍化層的材料的氮化硅的魯棒性當相比于圍繞管芯的密封環(huán)的布置時可以被增大。二碘甲烷可以腐蝕基于金屬的密封環(huán)，其中，氮化硅較少或不被這樣的介質影響。因此，半導體元件的魯棒性以及因此壽命和準確度可以是高的?？梢皂樞虻氐部梢酝瑫r地(即在鈍化步驟期間)執(zhí)行對槽口的表面的鈍化。對鈍化步驟的這樣的雙重使用可以允許具有低的或沒有附加的時間或成本量的高魯棒性。
[0034]可以將方法100和200的步驟彼此組合和/或相互交換。特別地，方法100可以包括其中鈍化層被布置的步驟，和/或，方法200可以包括其中截槽被生成的步驟。
[0035]圖3示出了用于制造半導體元件的方法300的示意流程圖。方法300包括可選步驟340，在可選步驟340中，在分離區(qū)中定義預定截斷線。例如，可以提供經處理或未經處理的晶片。在其處半導體元件的功能將在以后的步驟期間至少部分被實施(處理)的晶片的區(qū)之間，可以通過定義不同管芯區(qū)域之間的邊界而實施分離區(qū)。這可以例如包括蝕刻工藝，該蝕刻工藝用于移除分離區(qū)中的晶片的材料，以在分離區(qū)中獲得預定截斷線。預定截斷線可以允許以后的管芯的精確截斷(分離)。
[0036]可替換地，可以執(zhí)行所謂的隱形切割工藝，用于在分離區(qū)中實施預定截斷線。在隱形切割工藝期間，激光可以用于通過內部處理將半導體材料例如晶片切成塊(管芯區(qū))。隱形切割工藝可以包括使用可透過半導體材料的波長處的激光束?？梢酝ㄟ^物鏡將激光聚焦到半導體層內的點上。可以將激光束引導以沿切割線(預定截斷線)和/或沿分離區(qū)掃描。所使用的光學系統(tǒng)可以允許能夠將光聚到衍射極限的高聚焦性能，并且因此，高重復短脈沖的激光束可以在時間上和空間上聚到焦點附近的極端局部化的區(qū)，以遞送高峰值功率密度。可透過半導體襯底的激光束可以在光聚集過程中當峰值功率密度超過特定閾值時在局部化點處呈現高吸收。光學系統(tǒng)和激光特征可以允許控制該閾值，以便超過僅半導體晶片內的焦點的附近。激光束可以選擇性地在不損壞半導體襯底的表面和后側的情況下僅切削特定的局部化點。簡化地說，可以在半導體襯底中獲得埋藏的(隱藏的、隱形的)預定斷裂線?？梢酝ㄟ^從第一主表面(例如前側)和/或從半導體襯底的第二主表面(例如后側)施加激光束來獲得預定截斷線。
[0037]例如通過執(zhí)行步驟340來處理預定截斷線可以允許當相比于分離工藝時損壞和/或破裂的減少的量，在該分離工藝期間通過截斷將管芯分離，并且在該分離工藝期間在沒有這樣的預處理的情況下在截槽處執(zhí)行截斷。
[0038]方法300包括步驟310，在該步驟310期間，前段制程工藝被執(zhí)行，用于處理半導體襯底的主表面區(qū)，以獲得經處理的半導體襯底。
[0039]在方法300的步驟320處，后段制程工藝被執(zhí)行，用于在經處理的半導體襯底的主表面處創(chuàng)建金屬化層結構。
[0040]在方法300的步驟330處執(zhí)行方法100或方法200。
[0041]在方法300的步驟350處，通過在分離區(qū)處截斷經處理的襯底布置而將管芯區(qū)與經處理的襯底布置的第二區(qū)(例如其它管芯)分離。當在步驟350之前例如在步驟330之后執(zhí)行步驟340時，步驟350的性能可以是高的。也可以在步驟310或320被執(zhí)行之前，例如當經處理的半導體襯底的區(qū)可以被處理時(例如，當該區(qū)未被覆蓋時)，執(zhí)行步驟340。例如，在截槽已被提供或蝕刻之后，可以將激光束引導通過截槽。
[0042]圖4a示出了經處理的襯底布置10的示意橫截面視圖，經處理的襯底布置10包括經處理的半導體襯底12和被布置在經處理的半導體襯底12的主表面16上的金屬化層結構14。主表面可以例如是晶片的包括高或甚至最高面積大小的側面。例如但不限于，這可以是具有圓柱形狀的晶片的正面或背面，其中，側面被布置在兩個主表面(即，正面和背面)之間。主表面16可以是下述表面:該表面包括被處理到經處理的半導體襯底12中的結構，例如晶體管、電阻器和/或電容器。
[0043]功能元件18可選地被布置在經處理的半導體襯底12處。經處理的襯底布置10可以例如在步驟110中被提供。經處理的半導體襯底12可以例如在分離區(qū)25中包括預定義的截斷線32，并且可以在執(zhí)行步驟340時被獲得。
[0044]圖4b示出了經處理的襯底布置10的示意橫截面視圖，其中，當相比于圖4a中示出的經處理的襯底布置10時，例如通過執(zhí)行步驟120或210在經處理的襯底布置10中和在分離區(qū)25處形成截槽22和可選的槽口 24。分離區(qū)25可以包圍管芯區(qū)27，并且形成管芯區(qū)27與經處理的襯底布置10的其它部分或區(qū)29之間的邊界。
[0045]從至少位于(例如，頂)側面處的金屬化層結構14并且關于經處理的襯底布置10的圍繞介質，釋放可選的功能元件18。即，可選的功能元件18可以與介質接觸?？商鎿Q地，槽口可以讓功能元件至少部分被覆蓋。
[0046]盡管截槽22被描繪為被蝕刻穿過完整的金屬化層結構14(8卩，延伸到經處理的半導體襯底12)，但截槽22可以被形成為，使得金屬化層結構14中的一個或多個保持在截槽22處或在截槽22中。可替換地，截槽22可以被形成為，使得截槽22延伸到半導體襯底12中。
[0047]圖4c示出了在鈍化層26被布置在可選槽口24和截槽22處之后的經處理的襯底布置10的示意橫截面視圖。鈍化層26可以覆蓋(被布置在金屬化層結構14的表面處)金屬化層結構14的表面，其由截槽22和/或可選槽口 24定義(打開)。鈍化層26另外可以覆蓋截槽22和/或可選槽口24的底部。截槽22的底部(其中，底部應當僅被理解為經處理的半導體襯底中的截槽的端部)可以是經處理的半導體襯底12或金屬化層結構14的層。例如，當截槽22的深度低于金屬化層結構14沿厚度方向28的厚度時，金屬化層結構的一個或多個層可以保持在分離區(qū)中。厚度方向28可以平行于經處理的半導體襯底12的表面法線。鈍化層26可以被布置在經處理的襯底布置10的表面中的幾乎全部或全部處，使得鈍化層被布置在截槽22處、在槽口 24處以及至少部分在經處理的襯底布置的其它表面上?？商鎿Q地，鈍化層26可以選擇性地被布置在例如截槽22和/或槽口24的側壁結構處，其中，經處理的襯底布置的(一個或多個)剩余表面的部分可以保持不被鈍化層26覆蓋。
[0048]經處理襯底布置的厚度可以例如是至少5 μπι和至多1000 μπι、至少10 μπι和至多400 μπι、或者至少20 μπι和至多300 μπι。經處理的半導體襯底的厚度可以例如是至少2 μπι和至多1000 μπι、至少5 μπι和至多800 μπι、或者至少100 μπι和至多500 μπι，例如在200 μπι和300Mi之間。金屬化層結構(BEOL)的厚度可以例如是至少100 nm和至多100 μπι、至少I μπι和至多10 μπι、或者至少4 μπι和至多6 μπι諸如5μηι。截斷線可以包括例如至少I μπι和至多200 μπι、至少5 μπι和至多ΙΟΟμπι、或者至少10 μπι和至多60 μπι的橫向延伸。因此，截斷線32當相比于截槽22沿相同方向的橫向延伸時可以包括沿垂直于厚度方向28的方向的更大橫向延伸。
[0049]盡管鈍化層26被描繪為被布置在可選功能元件18處或在可選功能元件18上，但功能元件18可以保持未從鈍化層26覆蓋?？商鎿Q地，鈍化層可以例如在隨后的處理步驟中被移除。
[0050]盡管鈍化層26被描繪為覆蓋截槽22中的經處理的半導體襯底12，但經處理的半導體襯底12可以保持在截槽22中不被鈍化層26覆蓋?？商鎿Q地，鈍化層可以例如在隨后的處理步驟中被移除。簡化地說，至少截槽22和可選槽口 24的側壁(側壁結構)被鈍化層26覆蓋。
[0051]經處理的半導體襯底12例如包括可以在執(zhí)行步驟340時獲得的預定義的截斷線32。盡管經處理的半導體襯底12被描述為在形成截槽22和槽口 24之前包括截斷線32，但截斷線32也可以于在將管芯區(qū)27與其它區(qū)29分離之前執(zhí)行的工藝期間被獲得。例如，可以形成第一截槽22，并且然后可以例如通過隱形切割執(zhí)行步驟340。預定義的截斷線32可以在布置鈍化層26之前(例如，在蝕刻截槽22之后和/或在布置或提供經處理的襯底布置10之前)被布置在分離區(qū)25中和在經處理的半導體襯底12中。簡化地說，可以在不包括預定義的截斷線32的情況下實施圖4a或圖4b中描繪的經處理的襯底布置10。
[0052]截槽22可以包括至多100 μπι、至多50 μπι或至多30 μπι的沿垂直于厚度方向28的橫向方向的寬度。例如，截槽可以包括16 μπι(例如，在10和20 μπι之間)的寬度。然后，隨后布置鈍化層26，其中，鈍化層26可以包括10到200 nm之間、20到100之間、或40到60 nm之間的厚度，并且可以包括大約50 nm的厚度。鈍化層26可以包括沿厚度方向28的其它延伸，例如，至少I醒、至少I μπι或至少50 μπι。槽口24可以包括沿垂直于厚度方向28的方向的寬度(該寬度取決于功能元件18沿該方向的延伸)，并且可以例如在10 μπι和2000 μπι之間、20 μπι和1000 μ??之間、或30 μ??和800 μ??之間。例如，當從垂直于側視圖的方向(例如頂或底視圖)觀察觀看時，槽口可以包括30 X 500 μπι2的延伸。與槽口 28相鄰，例如在槽口 28和截槽22之間，可以布置應力解耦溝槽。應力解耦溝槽可以包括沿垂直于厚度方向28的橫向方向的寬度，該寬度可以例如是至少I μπι和至多100 μπι、至少3 μπι和至多50 μπι、或者至少5 μπι和至多10ym諸如大約8 μπι。
[0053]圖5示出了經處理的襯底布置10的示意頂視圖，其中，經處理的襯底布置10例如是晶片。預定截斷線32被布置在晶片處，并且可以定義由包括預定截斷線32的分離區(qū)分離的多個管芯區(qū)34a_b。分離區(qū)包圍管芯區(qū)34a_b，并且形成它們之間的邊界。
[0054]圖6示出了在步驟350已被執(zhí)行之后的經處理的襯底布置10的示意橫截面視圖。鈍化層26被布置在由截槽22a和22b以及槽口 24定義(打開)的金屬化層結構14的表面處。被布置在金屬化層結構14處的保護層26允許對金屬化層結構14的保護和/或絕緣。
[0055]如圖6中示例性地示出的，鈍化層26可以選擇性地被布置例如在截槽22和/或可選槽口 24的側壁結構處，其中，經處理的襯底布置的(一個或多個)剩余表面的部分可以保持不被鈍化層26覆蓋。
[0056]可替換地，鈍化層26可以被布置在附加的表面處，例如，在功能元件18上、或在經處理的襯底布置10的表面中的幾乎全部或全部處，使得鈍化層被布置在截槽22處、在可選槽口 24處和至少部分在經處理的襯底布置的其它表面上(例如見圖4c)。
[0057]經處理的半導體襯底12可以包括在分離區(qū)中和在其中截槽被布置的區(qū)中的一個或多個截斷邊緣33a_b。例如當如上面描述的那樣鈍化層26被布置在截槽的底部時，截斷邊緣33a-b可以延伸到鈍化層26。鈍化層26允許當截斷經處理的半導體襯底12時可以出現的破裂的低的或至少受控的擴展。這可以允許克服當使用隱形切割工藝時的破裂問題，該隱形切割工藝被配置為用于為通過斷裂的分離做準備。
[0058]換句話說，分離區(qū)可以包圍各自的管芯區(qū)34a_b。在沒有預定義的截斷線32的情況下，分離區(qū)仍然包圍并形成圍繞管芯區(qū)34a_b的邊界。
[0059]圖7示出了包括經處理的半導體襯底12和金屬化層結構14的經處理的襯底布置70的示意橫截面視圖。截槽22被布置為，使得其在分離區(qū)25處完全地將金屬化層結構分離。預定義的截斷線32被布置在完整的分離區(qū)25處，但可能可替換地也超過分離區(qū)25，或者僅部分被布置在分離區(qū)25中。
[0060]截槽22和槽口24被蝕刻為，使得它們包括圓錐形狀，S卩，沿垂直于厚度方向28的橫向方向34的延伸可以沿厚度方向28改變。這也可以稱為截槽22包括錐體(角度)。錐體可以包括至少30°、至少60°或至少80°諸如84°的角度值。例如，金屬化層結構14可以包括5 μπι的厚度。在經處理的半導體襯底12處，截槽22可以包括，當相比于截槽22在從經處理的半導體襯底12避開的金屬化層結構14的表面處的寬度時，每邊緣減少了大約500 nm(例如并且不限于:左和右，例如，達15 μπι)的寬度(例如，16 μπι)。沿橫向方向34的延伸可以向經處理的半導體襯底12減小，但也可以增大或保持不變。因此，示例性地假設84°的錐體和大約5 μπι的BEOL高度，貝IJ截槽22的底部尺寸比頂部尺寸小大約500nm/邊緣。因此，假設具有16μπι的頂部寬度的截槽22，則截槽具有大約15μπι的底部尺寸。
[0061]可以例如通過執(zhí)行步驟120、210或220中的一個來獲得經處理的襯底布置70。
[0062]可以通過釋放蝕刻來獲得截槽22，其中，截槽可以定義所謂的隱形切割道，其中，釋放蝕刻可以例如在最后的FEOL模塊(S卩，鄰近于經處理的襯底層12的FEOL層)上停止。
[0063]槽口 24可以與截槽22同時地被蝕刻，其中，蝕刻工藝可以在功能元件18例如MEMS傳感器上停止。
[0064]經處理的襯底布置70包括延伸穿過金屬化層結構14的層中的一個、多個或甚至全部的密封環(huán)36，該密封環(huán)36例如包括諸如銅的金屬材料。密封環(huán)36被配置為用于保護被布置在密封環(huán)36與槽口 24之間的金屬化層結構14，但可以例如遭受濕氣或侵蝕性環(huán)境(當使與其接觸時)。接觸可以例如通過從由斷裂進行的分離產生的破裂來獲得。
[0065]在截槽處沒有鈍化的情況下，密封環(huán)36可能在濕氣進入氧化物層并到達金屬時特別在預成型封裝中腐蝕。除了該顯而易見的可靠性問題以外，腐蝕可能另外引起應力，并且導致傳感器漂移。這可以通過上面描述的鈍化(例如，使用氮化硅(SiN))來避免，氮化硅是經驗證的濕氣阻擋層。簡化地說，將MEMS釋放蝕刻應用在MEMS區(qū)域和切割區(qū)域兩者上。(在整個晶片上)應用MEMS鈍化，其在MEMS器件和芯片邊緣處的BEOL(金屬化層結構)的側壁兩者上變得有效。這可以在下述情況下獲得:沒有額外的制造成本，沒有所獲得的半導體元件的集成方案的改變，沒有芯片面積損失同時特別當使用隱形切割時允許改進的破裂引導，同時減小切割道尺寸，同時由于BEOL側壁受鈍化氮化物保護而獲得BEOL的改進的介質魯棒性。此外，可以獲得改進的(減小的)濕度漂移。
[0066]可以用抗蝕性層38覆蓋金屬化層結構14，抗蝕性層38例如包括聚合物材料或任何其它合適的材料。金屬化層結構14可以包括通過多個層44a-1彼此分離的多個絕緣層42a-h。槽口 24部分地釋放功能元件18。絕緣層42a-h可以例如包括氧化娃材料。層44a-1可以例如包括氮化娃材料。功能元件18可以例如包括娃材料。層結構可以包括更少或進一步的層。絕緣層可以包括例如至少I nm和至多2000 nm、至少5 nm和至多1500 nm、或者至少10 nm和至多1000 nm的厚度(沿厚度方向的延伸)。
[0067]金屬化層結構進一步包括可選的密封環(huán)36，可選的密封環(huán)36可以包括金屬材料。密封環(huán)可以包圍功能元件18的區(qū)域。盡管密封環(huán)36被描繪為僅關于金屬化層結構的層中的一些被布置，但該密封環(huán)也可以關于所述層中的其它或甚至全部被布置。密封環(huán)可以具有5和20 μπι之間、或者7和11 μπι之間的厚度，并且可以包括大約9 μπι的厚度。
[0068]在圖7中，指示示出示例性地用于經處理的襯底布置70的不同結構和元件的不同材料。該指示僅是示例性的，其中，可替換地可以使用具有可比較的功能的其它材料。
[0069]圖8示出了在絕緣層26已經被布置在由截槽22和槽口24定義的金屬化層結構14的表面處和在功能元件18上之后的、經處理的襯底布置70的示意橫截面視圖。這允許當在分離區(qū)24處截斷經處理的半導體襯底12時的更好的破裂引導，并且允許由截槽22定義的受保護的管芯蝕刻。鈍化層26進一步允許對槽口 25(其側壁)處的金屬化層14和功能元件18的保護。在截槽22處截斷經處理的襯底布置可以允許獲得根據圖6的結構。
[0070]可以同時在截槽22處和槽口 24處布置(生成)鈍化層26。這允許在時間和/或成本上的減少的努力，例如，當相比于在槽口 24處布置絕緣層26時的附加努力，當同時在截槽22處沉積鈍化層26時在時間上的附加努力可以為零或幾乎為零。
[0071]換句話說，集成壓力傳感器可以使用作為分離技術的隱形切割和傳感器區(qū)中的薄SiN最終鈍化層來制造。隱形切割(SD)可以是有利的分離工藝，因為它可以僅需要窄的截槽，并且因此可以節(jié)約晶片面積。另外，可能污染傳感器薄膜的切割流體或碎肩可以被防止。上面描述的實施例允許克服BEOL層中的不受控的截斷，其可能是許多技術的主要風險，因為它對截槽中的FEOL和BEOL堆疊敏感。
[0072]諸如在傳感器工藝中引入的高薄膜應力高密度等離子體(HDP)氧化物的薄膜可以甚至增強SD導致的分層，其可能產出嚴重產量損失。當執(zhí)行上面描述的實施例時，可以減少或甚至消除該嚴重產量損失。上面描述的實施例還允許可以被安裝在惡劣環(huán)境中的壓力感測應用中的傳感器的較高魯棒性。在惡劣環(huán)境中，芯片邊緣處的標準襯墊和金屬密封環(huán)可以通過不充分的保護，其中，上面描述的通過鈍化層進行的保護可以允許這樣的應用。
[0073]在上面描述的實施例中，描述了對用于蝕刻(用于蝕刻截槽和槽口)和用于鈍化(截槽和槽口的邊緣)的工藝的雙重使用。MEMS釋放蝕刻可以用于至少部分或甚至完全地移除芯片分離區(qū)域(切割道、分離區(qū))中的BEOL絕緣電介質層(IDL)堆疊，并且因此可以更精確地引導破裂線(或在常規(guī)鋸開情況下鋸)，并且因此可以避免不受控的破裂。切割一一獨立于所使用的方法一一可以有效地僅變成襯底(經處理的半導體襯底)的分離。
[0074]因此，切割道尺寸可以被減小，這直接轉換為產量收益(每晶片的芯片)。
[0075]此外，在MEMS釋放蝕刻之后沉積的薄MEMS鈍化層將對芯片分離沒有影響，但固有地可以密封外部BEOL堆疊，并且因此可以改進管芯蝕刻的介質魯棒性。特別地，如果需要二碘甲烷魯棒性，并且如果標準金屬密封環(huán)(銅)可能不充分地保護芯片，則這對于惡劣環(huán)境中的壓力感測應用可能變得至關重要。
[0076]用上面描述的實施例可以克服當使用隱形切割時的不受控的破裂。上面描述的實施例使用MEMS釋放蝕刻來移除SD區(qū)域中的IDL，并且因此提高SD產量。此外，薄MEMS鈍化也可以用于對管芯邊緣進行密封，并且因此阻止?jié)駳鈹z入(吸收)和保護環(huán)的金屬腐蝕。因此，上面描述的實施例可以涉及，針對MEMS領域中的應用的MEMS釋放蝕刻和MEMS鈍化的組合，以及用于改進的芯片分離產量、MEMS質量和芯片邊緣密封的切割道(芯片邊緣)。這也可以被視為對MEMS釋放蝕刻和鈍化的雙重使用。
[0077]盡管已在裝置的上下文中描述了一些方面，但清楚的是，這些方面也表示對對應方法的描述，其中，塊或器件對應于方法步驟或方法步驟的特征。類似地，在方法步驟的上下文中描述的方面也表示對對應裝置的對應塊或項或特征的描述。
[0078]上面描述的實施例對本發(fā)明的原理僅僅是說明性的。應當理解，本文中描述的布置和細節(jié)的修改和變化對于本領域技術人員將顯而易見。因此，旨在僅由所附的專利權利要求的范圍限制，并且不由借助于本文中的實施例的描述和解釋而呈現的特定細節(jié)限制。
【主權項】
1.方法(100;300)，包括: 提供(I 10)經處理的襯底布置(10; 70)，經處理的襯底布置(10; 70)包括經處理的半導體襯底(12)和在經處理的半導體襯底(12)的主表面(16)上的金屬化層結構(14);以及 從金屬化層結構(14)的表面向經處理的半導體襯底(12)釋放蝕刻(120)，用于在經處理的半導體襯底(12)中的分離區(qū)(25)處在金屬化層結構(14)中生成截槽(22)，分離區(qū)(25)定義經處理的襯底布置(10 ;70)的管芯區(qū)(27; 34a-b)與經處理的襯底布置(10; 70)的至少第二區(qū)之間的邊界。2.根據權利要求1所述的方法，其中，釋放蝕刻(120)進一步包括: 釋放被布置在經處理的半導體襯底(12)處的功能元件(18)。3.根據權利要求2所述的方法，其中，在釋放蝕刻的時間間隔期間，同時執(zhí)行釋放功能元件(18)和蝕刻截槽(22)。4.根據權利要求1到3中任一項所述的方法，其中，分離區(qū)(25)包圍管芯區(qū)(27;34a-b)，并且形成圍繞管芯區(qū)(27;34a-b)的邊界。5.根據權利要求1到4中任一項所述的方法，進一步包括: 在金屬化層結構(14)中的槽口( 24)的槽口表面處和在截槽(22)的截槽表面處沉積(130)鈍化層(26)，槽口表面至少部分在用于釋放功能元件(18)的釋放蝕刻(120)期間獲得，并且截槽表面至少部分通過生成截槽(22)來獲得。6.根據權利要求5所述的方法，其中，沉積(130)鈍化層(26)包括，沉積包括氮化硅材料的絕緣體材料。7.根據權利要求5或6所述的方法，其中，鈍化層(26)被沉積為使得功能元件(18)和金屬化層結構(14)中的槽口(24)的側壁結構被鈍化層(26)覆蓋，槽口(24)通過釋放功能元件(18)來獲得。8.根據權利要求5到7中任一項所述的方法，其中，在沉積(130)的時間間隔期間，鈍化層(26)被同時沉積在截槽(22)處和在槽口( 24)處。9.根據權利要求1到8中任一項所述的方法，其中，提供(110)經處理的襯底布置(21)包括: 執(zhí)行(310)前段制程工藝，用于處理半導體襯底的主表面區(qū)，以獲得經處理的半導體襯底(12);以及 執(zhí)行(320)后段制程工藝，用于在經處理的半導體襯底(12)的主表面(16)處創(chuàng)建金屬化層結構(14)。10.根據權利要求9所述的方法，進一步包括，在分離區(qū)(25)中定義(340)預定截斷線(32)。11.根據權利要求10所述的方法，其中，預定截斷線(32)由隱形切割工藝定義。12.根據權利要求1到11中任一項所述的方法，進一步包括: 通過在分離區(qū)(25)處截斷經處理的襯底布置(10； 70)將管芯區(qū)(27; 34a-b)與經處理的襯底布置(10;70)的第二區(qū)(29)分離(350)。13.方法(200;300)，包括: 提供(220)經處理的襯底布置(10; 70)，經處理的襯底布置(10; 70)包括經處理的半導體襯底(12)和在經處理的半導體襯底(12)的主表面(16)上的金屬化層結構(14)，金屬化層結構(14)包括截槽(22)，截槽(22)被布置在經處理的半導體襯底(12)中的分離區(qū)(25)處在金屬化層結構(14)中，分離區(qū)(25)定義經處理的襯底布置(10 ;70)的管芯區(qū)(27 ;34a-b)與經處理的襯底布置(10;70)的至少第二區(qū)(29)之間的邊界；以及 在截槽(22 )的截槽表面處沉積(230 )鈍化層(26 )。14.根據權利要求13所述的方法，其中，金屬化層結構(14)進一步包括槽口(24)，槽口(24)釋放被布置在經處理的半導體襯底(12)處的功能元件(18)，所述方法進一步包括: 在槽口( 24 )的槽口表面處沉積(230 )鈍化層(26 )。15.根據權利要求14所述的方法，其中，在沉積(230)的時間間隔期間，鈍化層(26)被同時沉積在截槽(22)處和在槽口( 24)處。16.根據權利要求13到15中任一項所述的方法，其中，提供經處理的襯底布置(10;70)包括: 從金屬化層結構(14)的表面向經處理的半導體襯底(12)釋放(210)蝕刻，用于通過生成槽口(24)而釋放功能元件(18)，并且用于在分離區(qū)(25)處在金屬化層結構(14)中生成截槽(22)。17.根據權利要求16所述的方法，其中，在釋放蝕刻(210)的時間間隔期間，同時執(zhí)行釋放功能元件(18)和蝕刻截槽(22 )。18.根據權利要求13到17中任一項所述的方法，其中，沉積(230)鈍化層(26)包括，沉積包括氮化硅材料的絕緣體材料。19.根據權利要求13到18中任一項所述的方法，其中，鈍化層(26)被沉積為使得功能元件(18)和金屬化層結構(14)中的槽口( 24)的側壁結構被鈍化層(26)覆蓋。20.根據權利要求13到19中任一項所述的方法，其中，提供(220)經處理的半導體襯底(12)包括: 執(zhí)行(310)前段制程工藝，用于處理半導體襯底的主表面(16)區(qū)，以獲得經處理的半導體襯底(12);以及 執(zhí)行(320)后段制程工藝，用于在經處理的半導體襯底(12)的主表面(16)處創(chuàng)建金屬化層結構(14)。21.根據權利要求20所述的方法，進一步包括，在分離區(qū)(25)中定義(340)預定截斷線(32)。22.根據權利要求21所述的方法，其中，預定截斷線(32)由隱形切割工藝定義。23.根據權利要求13到22中任一項所述的方法，進一步包括: 通過在分離區(qū)(25)處截斷經處理的襯底布置(10； 70)將管芯區(qū)(27; 34a-b)與經處理的襯底布置(10;70)的第二區(qū)(29)分離。24.半導體元件，包括: 經處理的襯底布置(10; 70)，其包括經處理的半導體襯底(12)和金屬化層結構(14); 被布置在經處理的襯底布置(10; 70)的外邊界(22)處的鈍化層(26)。25.根據權利要求24所述的半導體元件，進一步包括: 被布置在經處理的半導體襯底(12 )處的功能元件(18)。26.根據權利要求25所述的半導體元件，其中，功能元件(18)是MEMS傳感器、MEMS致動器或MEMS換能器。27.根據權利要求25或26所述的半導體元件，其中，通過金屬化層結構(14)中的槽口(24)從金屬化層結構(14)釋放功能元件(18)，并且其中，鈍化層(26)被布置在經處理的襯底布置(10; 70)的外邊界處和在槽口(24)的側壁結構處。28.根據權利要求24到27中任一項所述的半導體元件，其中，鈍化層(26)包括絕緣體材料，所述絕緣體材料包括氮化硅材料。29.根據權利要求24到28中任一項所述的半導體元件，其中，經處理的襯底布置(10;70)包括外邊界處的截斷邊緣。
【文檔編號】B81C1/00GK105905865SQ201610103116
【公開日】2016年8月31日
【申請日】2016年2月25日
【發(fā)明人】C.布雷特豪爾, D.梅因霍爾德
【申請人】英飛凌科技股份有限公司