專利名稱：三相防誤電子電度表電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種三相電子電度表，尤其涉及一種三相防誤電子電度表電路。
電子電度表計(jì)量電能的原理是將實(shí)際的功率轉(zhuǎn)換成脈沖，再將脈沖信號(hào)進(jìn)行累加得出電能。在這一轉(zhuǎn)換過程中，功率能否準(zhǔn)確取得是影響電能計(jì)量的關(guān)鍵因素，通用的三相四線電路的功率計(jì)算方式為P=UaIaCOS∮a+UbIbCOS∮b+UcIcCOS∮c在這種計(jì)算過程中，當(dāng)因某種原因(如接線錯(cuò)誤，強(qiáng)干擾等)導(dǎo)致某相或多相電流反相對(duì)，計(jì)算出的功率就會(huì)發(fā)生偏離實(shí)際值的情況(如三相平衡時(shí)，一相電流反相，就會(huì)使計(jì)算出的功率只有實(shí)際功率的三分之一)，從而導(dǎo)致計(jì)量的不準(zhǔn)確。
本實(shí)用新型的目的在于提供一種三相防誤電子電度表電路，這種電路應(yīng)能保證電度表計(jì)量的準(zhǔn)確度。
本實(shí)用新型的技術(shù)方案在于采用了一種三相防誤電子電度表電路，包括三相電流采樣和電壓采樣電路，電流采樣及電壓采樣電路的輸出分別與三個(gè)電能處理專用集成電路的輸入相連，其特征在于三個(gè)電能處理專用集成電路的輸出分別以過三相絕對(duì)值電路取正值輸入一或邏輯電路，或邏輯電路輸出三相電能脈沖給CPU電路。
所述的每組絕對(duì)值電路由光電耦合電路組成。所述的每組絕對(duì)值電路后、或邏輯電路前連有由兩個(gè)D型觸發(fā)器連接而成的脈沖整形電路，前觸發(fā)器的R、D、Q端分別與后一個(gè)觸發(fā)器的
Q、R端相連，兩觸發(fā)器的S端均接地，前觸發(fā)器的CLK端與一時(shí)鐘脈沖發(fā)生電路相連，后一觸發(fā)器的CLK與對(duì)應(yīng)相的電能處理電路的輸出端相連，后一觸發(fā)器的R端與一二極管串連后輸出。
由于三相對(duì)應(yīng)的三個(gè)電能處理專用集成電路的輸出分別經(jīng)過三組絕對(duì)值電路，使電度表的電能計(jì)算公式變?yōu)镻=|UaIaCOS∮a|+|UbIbCOS∮b|+|UcIcCOS∮c|確保了每相的功率脈沖信號(hào)的輸出均為正值，使電度表顯示的計(jì)量值和實(shí)際用去電能值保持一致，有一定的推廣應(yīng)用價(jià)值。另外，該取絕對(duì)值電路可以使本實(shí)用新型在誤操作或強(qiáng)干擾或感性容性負(fù)載較大的場(chǎng)合均能準(zhǔn)確計(jì)量，有較強(qiáng)的適應(yīng)性，市場(chǎng)前景比較好。
以下結(jié)合附圖對(duì)本實(shí)用新型做進(jìn)一步的解釋和說明

圖1為本實(shí)用新型的電能脈沖發(fā)生電路；圖2為本實(shí)用新型的A相的脈沖整形電路電路原理圖。
以A相為例介紹本實(shí)用新型的電能脈沖發(fā)生電路。如圖1所示，圖1中，T1為電流互感器，電流互感器的次級(jí)電流信號(hào)經(jīng)電阻R6、R7變換成電壓信號(hào)后，以電阻R8、R9變換成差動(dòng)信號(hào)輸入到單相電能處理專用集成電路AD7750的第3、第4腳。A相電壓經(jīng)電阻R4、電位P1和電阻R10分壓后，送入集成電路AD7750的第6腳。電壓和電流取樣電路的輸出信號(hào)在集成電路AD7750內(nèi)經(jīng)過時(shí)分割乘法器將電壓、電流相乘后，再經(jīng)過V／F(壓／頻)變換器轉(zhuǎn)換成頻率脈沖信號(hào)，再由集成電路AD7750的第18腳輸出。AD7750的第18腳的脈沖信號(hào)經(jīng)電阻R12后驅(qū)動(dòng)光耦I(lǐng)C7，經(jīng)IC7光電隔離后，對(duì)電能脈沖取絕對(duì)值，輸出A相與電能成正比的脈沖信號(hào)CPA。
本實(shí)用新型的A相的脈沖整形電路由4013型集成電路中的兩個(gè)D型觸發(fā)器連接而成。第一個(gè)D型觸發(fā)器Ic31的R(腳4)、Q(腳1)和D(腳5)分別與第二個(gè)D型觸發(fā)器Ic32的
(腳12)、R(腳10)和Q(腳13)相連。兩個(gè)D型觸發(fā)器的S(腳6)和S(腳8)分別接地。腳9接直流穩(wěn)壓電源的正極。第一個(gè)D型觸發(fā)器的CLK(腳3)端接時(shí)鐘發(fā)生電路的輸出端，第二個(gè)D型觸發(fā)器的CLK(腳11)端接A相電能脈沖發(fā)生電路的輸出CPA。第二個(gè)D型觸發(fā)器的R(腳10)端通過二極管D1輸出。
本實(shí)用新型的電路原理圖如圖2所示。圖中有關(guān)A相部分已在上文中做了介紹。有關(guān)B相、C相部分的連接情況與A相相同，此處不再贅述。
從A、B、C三相脈沖整形電路輸出的脈沖信號(hào)分別經(jīng)過三極管D1、D2、D3后在OUT點(diǎn)短接在一起，形成或邏輯關(guān)系后輸出點(diǎn)OUT處經(jīng)電阻R3接地，輸出點(diǎn)OUT輸入到CPU芯片內(nèi)對(duì)相加后的脈沖情號(hào)進(jìn)行處理。
權(quán)利要求1.一種三相防誤電子電度表電路，包括三相電流采樣和電壓采樣電路，電流采樣及電壓采樣電路的輸出分別與三個(gè)電能處理專用集成電路的輸入相連，其特征在于三個(gè)電能處理專用集成電路的輸出分別以過三相絕對(duì)值電路取正值輸入-或邏輯電路，或邏輯電路輸出三相電能脈沖給CPU電路。
2.根據(jù)權(quán)利要求1所述的電度表電路，其特征在于所述的每組絕對(duì)值電路由光電耦合電路組成。
3.根據(jù)權(quán)利要求2所述的電度表電路，其特征在于所述的每組絕對(duì)值電路后、或邏輯電路前連有由兩個(gè)D型觸發(fā)器連接而成的脈沖整形電路，前觸發(fā)器的R、D、Q端分別與后一個(gè)觸發(fā)器的Q、Q、R端相連，兩觸發(fā)器的S端均接地，前觸發(fā)器的CLK端與一時(shí)鐘脈沖發(fā)生電路相連，后一觸發(fā)器的CLK與對(duì)應(yīng)相的電能處理電路的輸出端相連，后一觸發(fā)器的R端與一二極管串連后輸出。
專利摘要本實(shí)用新型涉及一種三相防誤電子電度表電路,該電路包括三相電流采樣和電壓采樣電路,電流采樣及電壓采樣電路的輸出分別與三個(gè)電能處理專用集成電路的輸入相連,三個(gè)電能處理專用集成電路的輸出分別經(jīng)過三相絕對(duì)值電路取正值后輸入一或邏輯電路,或邏輯電路輸出三相電能脈沖給CPU電路。本實(shí)用新型在誤操作或強(qiáng)干擾或感性容性負(fù)載較大的場(chǎng)合均能準(zhǔn)確計(jì)量,有較強(qiáng)的適應(yīng)性,市場(chǎng)前景比較好。
文檔編號(hào)G01R22/00GK2413293SQ00200698
公開日2001年1月3日 申請(qǐng)日期2000年1月19日 優(yōu)先權(quán)日2000年1月19日
發(fā)明者曹桂華, 余水柱, 呂繼彬, 李陽 申請(qǐng)人:河南金雀電氣股份有限公司