專利名稱：測試診斷通過區(qū)域陣列集成電路的電通路的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及測試和診斷電通路的方法和設(shè)備。
背景技術(shù)：
在制造過程中，需要測試電路組件(例如印刷電路板和多芯片模塊)的互連缺陷，例如斷路焊點、斷開的連接器、以及彎曲或未對齊的引線(例如引腳、焊球或彈性觸頭)。測試這些缺陷的一種方法是通過電容性引線框架測試。圖1和圖2圖示了電容性引線框架測試的一種示例設(shè)置。圖1圖示了包括集成電路(IC)封裝102和印刷電路板104的電路組件100。封閉在IC封裝中的是IC 106。IC通過多根接合導(dǎo)線(bond wire)112、114被接合到引線框架的引線108、110。這些引線又被焊接到印刷電路板上的導(dǎo)電跡線。但是，注意引線108中之一并不焊接到印刷電路板，從而產(chǎn)生“斷路”缺陷。
位于IC封裝102之上的是電容性引線框架測試組件116。所示出的示例性測試組件116包括感應(yīng)板118、接地面120和緩沖器122。該測試組件被耦合到交流(AC)檢測器124。第一接地測試探頭TP_1被耦合到IC封裝的引線110。第二測試探頭TP_2被耦合到IC封裝的引線108。第二測試探頭還被耦合到AC源126。
圖2示出了與圖1所示裝置等效的電路。在該等效電路中，CSense是感應(yīng)板118和被感應(yīng)的引線108之間所得的電容，CJoint是引線108和假定要焊接引線的導(dǎo)電跡線(在印刷電路板上)之間所得的電容。開關(guān)S代表所測試的引線的質(zhì)量。如果所測試的引線是好的，則開關(guān)S接通，并且AC檢測器所得的電容是CSense。如果所測試的引線是壞的，則開關(guān)S斷開，并且AC檢測器所得的電容是CSense*CJoint/(CSense+CJoint)。如果CSense被選擇為遠大于任何可能的CJoint，那么壞的引線將導(dǎo)致AC檢測器得到接近CJoint的電容。因此，AC檢測器必需有足夠的精度來分辨CSense和CJoint。
在Crook等人的題為“Identification of Pin-Open Faults by CapacitiveCoupling Through the Integrated Circuit Package”的美國專利No.5,557,209中，以及Kerschner的題為“Capacitive Electrode System for Detecting OpenSolder Joints in Printed Circuit Assemblies”的美國專利No.5,498,964中，可以找到對電容性引線框架測試的更多更詳細的解釋。
多年來，各種因素干擾著電容性引線框架測試的成功。一個因素是在IC引線框架和測試器的感應(yīng)板之間缺少電容性耦合。這個問題很大程度上根源于當前IC封裝及其引線框架的微型化，以及在引線框架和感應(yīng)器板之間接地保護和散熱器的置入(其中一些在IC封裝之內(nèi))?！皡^(qū)域連接(area connection)”封裝也加劇了引線框架的微型化。在區(qū)域連接封裝中，封裝的引線框架被布置成封裝表面上的陣列，而非沿著封裝的邊成行布置。封裝區(qū)域連接的示例包括球柵陣列(BGA，在封裝表面上包括多個焊球的引線框架)和矩柵陣列(LGA，在封裝表面上包括多個被印制或絲印的觸點焊盤的引線框架)。區(qū)域連接封裝的優(yōu)點可能在于它們通常使得用于將封裝的IC耦合到其引線框架的信號跡線的長度最小。但是，其也可能干擾電容性引線框架測試，因為其有時難以將電容性引線框架測試器的感應(yīng)板定位得足夠靠近其引線框架，并且其可能在IC和任何外部測試探頭之間具有散熱器或者屏蔽。
在Parker等人的題為“Integrated or Intrapackage Capability for TestingElectrical Continuity Between an Integrated Circuit and Other Circuitry”的美國專利No.6,087,842和6,097,203中公開了解決IC微型化的某些問題的一種方法。這些專利教導(dǎo)了將電容性感應(yīng)器布置在IC封裝內(nèi)部，如圖3所示。如果小心地選擇了這種感應(yīng)器的布置，那么就可以增加感應(yīng)器和封裝的引線框架之間的電容性耦合，這部分是因為將電容性感應(yīng)器布置在內(nèi)部可以避開IC封裝的屏蔽和散熱結(jié)構(gòu)。在圖3中，集成電路管芯200安裝到底座基體202上。管芯200電連接到接合導(dǎo)線204，接合導(dǎo)線204又被連接到引線206。引線206是引線框架延伸到封裝內(nèi)部的部分。在圖3中，封裝被示為具有單獨的蓋子208。一般而言，封裝可以沒有單獨的蓋子。
封裝組件可以包括接地屏蔽210或者散熱器212。電容性探頭214被包括在封裝組件內(nèi)部。探頭214可以是圓環(huán)或者矩形條，接近但不碰到接合導(dǎo)線204或者引線框架。探頭可以具有用于信號源或者測量電路系統(tǒng)的不同外部電耦合216(電阻性或者電容性)，如圖1-2所示。電容性測試探頭218可以被布置在封裝的底座的外側(cè)表面上。
圖3的內(nèi)部測試探頭設(shè)計的一個缺點是對集成電路封裝增加了更多的層。隨著IC變得更加密集以及當前的微型化，區(qū)域陣列封裝或者多芯片模塊正變得更加復(fù)雜，從而有效地將信號、接地和功率從微型化管芯路由到印刷電路組件上的跡線。為了將大量的信號、接地和功率線從IC路由到印刷電路組件，這些封裝可能具有很多路由層。因此，為支持內(nèi)部測試探頭而對這種封裝增加更多的層，就增加了封裝設(shè)計和制造的成本。此外，某些區(qū)域陣列封裝具有內(nèi)部功率、接地和散熱層，它們可能干擾與IC的電容性耦合。
存在對克服現(xiàn)有技術(shù)的缺點而不對封裝另外增加層的內(nèi)部測試探頭結(jié)構(gòu)的需要。

發(fā)明內(nèi)容
公開了一種能夠測試通過電路組件上的區(qū)域陣列集成電路的電通路的連續(xù)性的設(shè)備。所述設(shè)備可以包括在所述區(qū)域陣列封裝上的測量訪問目標觸點。區(qū)域陣列封裝的一個或多個層內(nèi)的填充金屬可以被連接到所述測量訪問目標觸點。
公開了一種用于測試通過電路組件上區(qū)域陣列集成電路的電通路的連續(xù)性的方法。所述方法可以包括激勵所述電路組件的一個或多個節(jié)點；將測試探頭耦合到所述區(qū)域陣列封裝上的測量訪問目標觸點，其中所述測量訪問目標觸點連接到所述區(qū)域陣列封裝的所述信號路由層中的填充金屬；并且通過耦合到所述測試探頭的測試器來測量所述電路組件上的區(qū)域陣列封裝的電特性，以判斷通過所述電路組件上的所述區(qū)域陣列的電通路的連續(xù)性。


通過參照以下結(jié)合附圖的詳細說明，對本發(fā)明更完整的認識和許多伴隨的優(yōu)點將被更好地理解，同時將變得更加清楚，附圖中相似的標號指示相同或者相似的部件，其中圖1圖示了用于電路組件的電容性測試的示例性設(shè)置；圖2圖示了電容性測試的示例性電路；圖3圖示了具有內(nèi)部電容性測試板的集成電路的側(cè)剖視圖；圖4A-4D圖示了示例性區(qū)域陣列封裝的各種信號路由層的俯視圖；圖5A-5D圖示了圖4A-4D所示的示例性區(qū)域陣列封裝的信號路由層的側(cè)剖視圖；圖6圖示了圖4C的俯視圖，示出了路由層和填充金屬的示例性物理細節(jié)；圖7圖示了圖4C的俯視圖，示出了路由層和填充金屬的第二示例性物理布局；圖8圖示了區(qū)域陣列封裝的層之間的示例性通孔的側(cè)剖視圖；圖9圖示了具有與信號路由層的填充金屬相連接的測量訪問目標的示例性區(qū)域陣列封裝的放大側(cè)視圖；圖10圖示了圖9的示例性區(qū)域陣列封裝的俯視圖；圖11圖示了根據(jù)本發(fā)明對電路組件上的區(qū)域陣列封裝的電通路進行電容性測試的示例性設(shè)置；和圖12圖示了根據(jù)本發(fā)明對通過電路組件上的區(qū)域陣列封裝的電通路的連續(xù)性進行測試的示例性方法的流程圖。
具體實施例方式
典型的區(qū)域陣列封裝是由如圖4A-D和圖5A-D所示的一系列層疊的電路層所構(gòu)成的。層300-306用作這樣的平面，其將信號跡線308-314從節(jié)距非常小的柵格上的IC管芯接合凸塊(bonding bump)316路由到封裝底部上大得多的球柵陣列的焊球328。層300-306可以具有利用通孔318-324實現(xiàn)的垂直連接，以在平面之間路由信號。圖4A-D和圖5A-D所示的信號路由層是“邏輯的”，沒有示出實現(xiàn)細節(jié)。
區(qū)域陣列封裝還包含功率和接地分配平面，它們也用于創(chuàng)建信號的受控阻抗環(huán)境并減小外部干擾。功率和接地平面通常將屏蔽從信號跡線到放置在封裝頂部之上的電容性感應(yīng)器的任何電容性耦合，這就降低或者消除了測試斷路焊點或者缺少焊球的能力。這些信號平面之間的接地和功率平面沒有在圖4A-D和圖5A-D中示出。
圖6示出了加上實施例細節(jié)的層304。具體而言，在已經(jīng)定義所有重要特征之后，在層上包括或者留下填充金屬330。填充金屬330覆蓋層304的所有其他元件(通孔、信號路由跡線等)之間的絕大部分層304。填充金屬304提高了層的機械平坦性，還幫助在層的整個表面區(qū)域上散熱。填充金屬304電“懸浮”，因為除了通過電容連接到區(qū)域陣列封裝的層304上方和下方的功率和接地平面(未示出)外，它通常不連接到任何物體上。填充金屬可以如圖6所示地被最大化，其中全部的跡線312和通孔322都被隔開在路由層設(shè)計規(guī)則中所規(guī)定的最小距離(Y-X)。如圖7所示，在某些情況下填充金屬也可以被隔開一個比該最小距離(Y-X)更大的距離(B-A)，以最小化如果填充金屬變成短接到跡線312或者通孔322就可能發(fā)生的產(chǎn)出損失。
在任何信號跡線金屬312和通孔焊盤322及填充金屬330之間，將有一個小的電容。該電容將隨跡線和填充金屬的參數(shù)變化。例如，跡線和填充金屬高度將影響電容，間隔也會影響電容。間隔越寬，電容越低。跡線312沿著填充金屬330的延伸長度將影響電容。延伸長度越長，電容越高。層(300-306)的絕緣和層疊材料(未示出)的介電常數(shù)也將影響填充金屬330和跡線及通孔之間的電容?？梢詮倪@些特征計算填充金屬到跡線和通孔的電容。
如圖8所示，額外的通孔332被用來將多個層的填充金屬330電連接到一起。正常情況下，在區(qū)域陣列封裝中填充金屬330不會從一個層連接到另一個層。但是，因為某些信號跡線可能只出現(xiàn)在特定的層上，所以如果需要的話，不同層的填充金屬區(qū)域可以被接合在一起來提高填充金屬和特定信號跡線之間的電容。
這也提供了另一個增加電容性耦合的機會。通孔高度、寬度、間隔和層介電常數(shù)共同決定了跡線通孔322和填充金屬通孔332之間的電容。
填充金屬和信號跡線之間可以建立的電容將相當?shù)匦?，通?？隙ㄐ〉胶廖⑽⒎ɡ姆秶鷥?nèi)。對于每個到填充金屬的信號而言，可以用于測量斷路焊接的實際目標值應(yīng)當在10-20毫微微法拉的范圍內(nèi)。
圖9-10圖示了區(qū)域陣列封裝370的示例性實施例，其具有安裝到頂部接地層352的集成電路管芯315，在功率平面354、358和接地平面352、356、360之間分布有信號跡線/填充金屬層300-306。球柵陣列328可以安裝到底部接地平面360。信號跡線/填充金屬層300-306的填充金屬330可以被接合起來并且引導(dǎo)到頂層，以通過填充金屬連接或者通孔332與測量訪問目標350連接。
測量訪問目標350位于頂部平面352上。測量訪問目標350可以被用來與測試探頭進行電阻性接觸或者電容性耦合。如圖1所示的測試探頭可以通過安裝到感應(yīng)板118底部的小導(dǎo)體進行電阻性接觸，其將感應(yīng)板直接連接到區(qū)域陣列封裝的頂層上的填充金屬目標或者測量訪問目標350。
由于需要用環(huán)氧樹脂混合物填充頂層以在管芯上形成保護層，許多集成電路將不會具有暴露的頂表面。在這種情況下，當使得測量訪問目標350非常接近感應(yīng)板118時，測量訪問目標350可以電容性耦合到感應(yīng)板118。從感應(yīng)板118到測量訪問目標350的電容應(yīng)當比區(qū)域陣列封裝的填充金屬300和信號跡線308-314之間較大的電容大很多(例如10倍)。這將防止所感應(yīng)信號的衰減。
電路設(shè)計者可能會關(guān)心如果信號之間的電容有意增加而變得比這更大的問題。例如，如果管芯具有電容性耦合到填充金屬的若干輸出和一個輸入，到輸入的小電容限制了并行輸出的加成效應(yīng)，即使許多輸出可能正在并行地將信號能量注入到填充金屬中。此外，填充金屬具有到其上方和下方的接地和功率平面的大得多的電容。這將分割并分流掉絕大部分反饋信號，并使對電路性能的有害影響最小化。但是，這個因素支持將對填充金屬的電容性耦合保持在較低(毫微微法拉)范圍。
圖11圖示了對電路組件100上的區(qū)域陣列封裝370的電通路進行電容性測試的示例性設(shè)置，該電路組件100可以包括印刷電路板。區(qū)域陣列封裝包括IC315。IC315通過多個焊接凸塊315或者其他已知技術(shù)安裝到區(qū)域陣列的頂層。凸塊315又經(jīng)由區(qū)域陣列封裝370的各個信號/填充金屬層300-306的信號跡線308-314和通孔318-324，從頂層352路由到底層360上的焊球陣列328。焊球328被焊接或者連接到電路組件100。但是注意，焊球之一508沒有被焊接到印刷電路板，由此產(chǎn)生“斷路”缺陷。
位于IC封裝370上方的是電容性測試探頭116。示出的示例性測試探頭116包括感應(yīng)板118、接地平面120和緩沖器122，如圖1所示。圖11的測試組件耦合到交流(AC)檢測器124。第一接地測試探頭TP_1耦合到IC封裝370的焊球510。第二測試探頭TP_2耦合到IC封裝370的引線508。第二測試探頭還耦合到AC源126。
電容性測試探頭116電容性耦合到區(qū)域陣列封裝370的頂層352上的測量訪問目標350。測量訪問目標350通過填充金屬接觸通孔332連接到信號路由層300-306的填充金屬330。信號路由層300-306的填充金屬330電容性耦合到信號路由層300-306的信號跡線308-314。注意，圖11中的區(qū)域陣列封裝370示出了保護密封層372。密封層372可以是環(huán)氧樹脂或者其他已知密封材料。如果不使用密封層372，那么測試探頭可能會與測量訪問目標350進行電阻性接觸。
在操作中，圖11的測試設(shè)置將與圖1-3的測試設(shè)置類似地工作，利用填充金屬提供與信號路由層上的信號跡線的電容性耦合，使得可以評價通過電路組件和區(qū)域陣列的電通路的連續(xù)性。
在使電路組件100準備好用于測試后，激勵電路組件100的一個或多個節(jié)點(TP_2)(例如通過AC信號源126)，而電路的其他節(jié)點TP_1可以被接地(以減小噪音和無關(guān)信號拾取)。如果區(qū)域陣列處于良好狀況并且焊球508正確地連接到電路組件100，那么檢測到的電容應(yīng)當?shù)扔陬A(yù)定電容(C)±預(yù)定誤差( )。如果焊球508斷路或者區(qū)域陣列有故障，那么將檢測到不同的電容。如果此電容差可以被電容性測試探頭和檢測器檢測到并且其大于 ，那么它可以被用來判斷在印刷電路板和區(qū)域陣列之間的電通路是否在焊球508處存在斷路。通過順序激勵電路組件下的與電路組件100和區(qū)域陣列封裝370之間的每個焊球連接相關(guān)聯(lián)的節(jié)點，可以繼續(xù)對電路組件100的測試。
圖12圖示了根據(jù)本發(fā)明的示例性實施例，用于測試通過電路組件上的區(qū)域陣列封裝的電通路連續(xù)性的示例性方法600的流程圖。方法600開始于將感應(yīng)板或者測試探頭耦合(602)到測量訪問目標，該測量訪問目標連接到電路組件上的區(qū)域陣列封裝的信號路由層的填充金屬。雖然此處出于舉例說明的目的而將此耦合描述為電容性的，但是感應(yīng)板或者測試探頭也可以通過例如電阻性接觸或者電感性的其他方式被耦合。電路組件的一個或者多個節(jié)點被激勵(604)，并且通過耦合到測量訪問目標的感應(yīng)板或者測試探頭來測量電特性(606)。然后將所測量的電特性與至少一個閾值進行比較，以評價通過電路組件的電通路的連續(xù)性(608)。
雖然這里已經(jīng)公開了特定的實施例來舉例說明和教導(dǎo)本發(fā)明，但其他實施例也是可以預(yù)見到的。例如，雖然連接信號路由層的填充金屬的通孔332被示出為基本上成一排，但是這絕非僅有的實施例，層之間的通孔332可以不只一種并且可以布置在通孔在信號路由層的設(shè)計規(guī)則內(nèi)有意義的任何位置。雖然出于舉例說明的目的，公開的測量電特性為電容，但可以測量其他電特性，例如電感。此外，可以使用本發(fā)明的教導(dǎo)同時測試電路組件上的多個區(qū)域陣列封裝的電連續(xù)性。所有上述測試方案都在這些教導(dǎo)的范圍內(nèi)，并且是發(fā)明人所預(yù)料到的。
雖然已經(jīng)為舉例說明的目的公開了本發(fā)明的優(yōu)選實施例，但本領(lǐng)域技術(shù)人員將認識到各種修改、增加和替換都是可能的，而不會背離本發(fā)明的范圍和精神，這些都產(chǎn)生仍落在所附權(quán)利要求范圍內(nèi)的等價實施例。所附權(quán)利要求應(yīng)被理解為包括這些變化，除了被現(xiàn)有技術(shù)所限外。
權(quán)利要求
1.一種設(shè)備，包括集成電路封裝；所述集成電路封裝內(nèi)的至少一個信號路由層，其在跡線和通孔之間具有填充金屬；和至少一個測量訪問目標，其連接到所述集成電路封裝的至少一個填充金屬層。
2.如權(quán)利要求1所述的設(shè)備，其中所述集成電路封裝是區(qū)域陣列封裝。
3.如權(quán)利要求1所述的設(shè)備，其中所述集成電路封裝是球柵陣列式封裝。
4.如權(quán)利要求1所述的設(shè)備，其中所述至少一個測量訪問目標被配置成電容性耦合所述集成電路封裝內(nèi)的所述填充金屬與測試器的電容性測試探頭。
5.如權(quán)利要求1所述的設(shè)備，其中所述至少一個測量訪問目標被配置成使得在所述集成電路封裝內(nèi)的所述填充金屬與測試器的測試探頭之間電阻性接觸。
6.一種設(shè)備，用于測試通過電路組件的區(qū)域陣列集成電路的電通路的連續(xù)性，所述設(shè)備包括所述區(qū)域陣列內(nèi)具有填充金屬的至少一個信號路由層；和至少一個測量訪問目標，其連接到所述至少一個信號路由層的所述填充金屬。
7.如權(quán)利要求6所述的設(shè)備，其中所述至少一個測量訪問目標被配置成電容性耦合所述區(qū)域陣列封裝的所述填充金屬與測試器的電容性測試探頭。
8.如權(quán)利要求6所述的設(shè)備，其中所述至少一個測量訪問目標被配置成使得所述區(qū)域陣列封裝的所述填充金屬與測試器的測試探頭之間電阻性接觸。
9.一種用于制造區(qū)域陣列封裝的方法，所述方法包括形成至少一個具有填充金屬的路由層；形成至少一個測量訪問目標；和在所述填充金屬和所述至少一個測量訪問目標之間形成至少一個連接。
10.一種用于制造區(qū)域陣列封裝的方法，所述方法包括形成多于一個具有填充金屬的信號路由層；電連接所述多于一個信號路由層的所述填充金屬；形成至少一個測量訪問目標；和將所述至少一個測量訪問目標電連接到所述填充金屬。
11.如權(quán)利要求10所述的用于制造區(qū)域陣列封裝的方法，其使用標準的印刷電路板制造技術(shù)。
12.一種用于測試通過電路組件上區(qū)域陣列的電通路的連續(xù)性的方法，包括將信號路由層之間的填充金屬連接到所述區(qū)域陣列的外部測量訪問目標；將測試探頭耦合到所述區(qū)域陣列的所述測量訪問目標；激勵所述電路組件的一個或多個節(jié)點；測量電特性；和將所測量的電特性與至少一個閾值進行比較，以評價通過所述區(qū)域陣列的電通路的連續(xù)性。
13.如權(quán)利要求12所述的方法，其中所測量的電特性是電容。
14.如權(quán)利要求12所述的方法，其中所測量的電特性是通過耦合到所述測量訪問目標的電容性測試探頭而被測量的。
15.如權(quán)利要求12所述的方法，其中所測量的電特性是電感。
16.如權(quán)利要求12所述的方法，其中所測量的電特性是通過耦合到所述測量訪問目標的電阻性接觸測試探頭而被測量的。
17.如權(quán)利要求12所述的方法，其中所述電特性是通過測量通過所述區(qū)域陣列節(jié)點、通過所述填充金屬、通過所述區(qū)域陣列的所述信號跡線、通過所述測量訪問目標的電通路的特性而獲得的。
18.一種用于判斷通過電路組件的電通路的連續(xù)性的方法，所述電路組件包括具有信號路由層的區(qū)域陣列封裝，所述方法包括激勵所述電路組件的一個或多個節(jié)點；將測試探頭耦合到所述區(qū)域陣列封裝的測量訪問目標，其中所述測量訪問目標與所述區(qū)域陣列封裝的所述信號路由層的填充金屬相連接；利用連接到所述測試探頭的測量設(shè)備來測量所述電路組件的一個或多個電特性；和使用所述一個或多個被測量的電特性來評價通過所述電路組件的所述區(qū)域陣列的電通路的連續(xù)性。
19.如權(quán)利要求18所述的方法，其中所述測試探頭是電容性耦合到所述測量訪問目標的電容性測試探頭。
20.如權(quán)利要求18所述的方法，其中所述測試探頭電阻性耦合到所述測量訪問目標。
全文摘要
本發(fā)明公開了一種能夠測試通過電路組件的區(qū)域陣列封裝的電通路的設(shè)備。所述設(shè)備可以包括在所述區(qū)域陣列封裝上的測量訪問目標，其中所述測量訪問目標連接到所述區(qū)域陣列封裝的信號路由層中的填充金屬。還公開了一種用于測試通過電路組件區(qū)域陣列的電通路的連續(xù)性的方法。在所述方法中，激勵所述電路組件的一個或多個節(jié)點；將測試探頭耦合到所述區(qū)域陣列封裝上的測量訪問目標，其中所述測量訪問目標與所述區(qū)域陣列封裝的所述信號路由層中的填充金屬相連接；并且通過耦合到所述測試探頭的測試器來測量電特性，以判斷通過所述電路組件的所述區(qū)域陣列的電通路的連續(xù)性。
文檔編號G01R31/02GK1693913SQ200410103588
公開日2005年11月9日 申請日期2004年12月30日 優(yōu)先權(quán)日2004年4月30日
發(fā)明者肯尼思·P·帕克, 努爾韋特·S·德夫南尼 申請人:安捷倫科技有限公司