專利名稱：高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高分辨率干涉型成像光譜儀圖像數(shù)據(jù)采集系統(tǒng)及方法。
背景技術(shù)：
高分辨率成像技術(shù)的發(fā)展要求高效的圖像采集及存儲(chǔ)系統(tǒng)。隨著高分辨率成像技術(shù)的發(fā)展，對(duì)高效可靠的圖像采集及存儲(chǔ)系統(tǒng)的需要更加迫切。目前，高分辨率成像儀的空間分辨率、時(shí)間分辨率都大大提高。普通圖像采集及存儲(chǔ)系統(tǒng)的吞吐量嚴(yán)重不足，不能滿足高分辨率圖像數(shù)據(jù)的實(shí)時(shí)采集和存儲(chǔ)要求。若不能很好的解決該類數(shù)據(jù)傳輸及存儲(chǔ)的問題，將嚴(yán)重阻礙高分辨率成像技術(shù)的發(fā)展。因此，設(shè)計(jì)一種高效的圖像數(shù)據(jù)實(shí)時(shí)采集及存儲(chǔ)系統(tǒng)，實(shí)現(xiàn)對(duì)高分辨率成像儀數(shù)據(jù)的高速采集、傳輸和存儲(chǔ)，可以為高分辨率成像技術(shù)提供有利的技術(shù)支持。

發(fā)明內(nèi)容
本發(fā)明目的是提供一種高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)及方法，其解決了現(xiàn)有圖像采集及存儲(chǔ)系統(tǒng)不能滿足高分辨率圖像數(shù)據(jù)的實(shí)時(shí)采集和存儲(chǔ)要求的技術(shù)問題。
本發(fā)明的技術(shù)解決方案 —種高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)，包括用于高速數(shù)據(jù)采集的數(shù)據(jù)采集卡和
用于高速數(shù)據(jù)存儲(chǔ)的計(jì)算機(jī)， 其特殊之處在于 所述數(shù)據(jù)采集卡包括接口單元、緩存單元、數(shù)據(jù)發(fā)送單元和控制單元； 所述接口單元與成像儀相連接，可將LVDS信號(hào)轉(zhuǎn)換為TTL電平信號(hào)； 所述緩存單元包括輸入端緩存器、高速緩存模塊、輸出端緩存器；所述輸入端緩存
器的輸入端與接口單元連接，其輸出端與高速緩存模塊連接；所述輸出端緩存器的輸入端
與高速緩存模塊連接；所述高速緩存模塊分為多個(gè)緩存塊； 所述數(shù)據(jù)發(fā)送單元包括PCI接口、PCI/PCI-E橋接器；所述輸出端緩存器的輸出端通過PCI接口與PCI/PCI-E橋接器連接；所述PCI/PCI-E橋接器用于實(shí)現(xiàn)PCI接口與PCI-E接口的轉(zhuǎn)換； 所述控制單元用于實(shí)現(xiàn)采集卡數(shù)據(jù)緩存控制； 所述計(jì)算機(jī)包括PCI-E接口、計(jì)算機(jī)內(nèi)存、處理單元和磁盤陣列；所述PCI-E接口用于連接PCI/PCI-E橋接器與計(jì)算機(jī)內(nèi)存；所述計(jì)算機(jī)內(nèi)存分為多個(gè)緩存塊，其輸出端接磁盤陣列；所述磁盤陣列用于實(shí)現(xiàn)計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)；所述處理單元用于計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)控制。 上述接口單元包括四路數(shù)據(jù)接口通道，所述數(shù)據(jù)采集卡還包括設(shè)置在接口單元和緩存單元間的數(shù)據(jù)整合單元，所述數(shù)據(jù)整合單元用于實(shí)現(xiàn)四路數(shù)據(jù)的拼接和打包。
上述PCI-E接口采用PCI-EX4接口形式。 上述輸入端緩存器為高速同步先進(jìn)先出緩存器，所述高速緩存模塊為高速緩存
5SDRAM，所述輸出端緩存器為高速同步先進(jìn)先出緩存器。 —種基于權(quán)利要求1所述高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)的數(shù)據(jù)實(shí)時(shí)采集方
法，其特殊之處在于其包括以下步驟 步驟1]連接成像儀、采集卡和計(jì)算機(jī)； 步驟2]將高速緩存模塊的存儲(chǔ)空間分為n個(gè)緩存塊，記為AO A (n_l)，且任意時(shí)刻指定的寫緩存塊和讀緩存塊地址不同；設(shè)定輸入端緩存器的最大輸入緩存閾值和最小輸入緩存閾值，設(shè)定輸出端緩存器的輸出緩存閾值；將計(jì)算機(jī)內(nèi)存分為m個(gè)緩存塊，記為BO B(m-l)，且任意時(shí)刻指定的寫緩存塊和讀緩存塊地址不同； 步驟3]控制單元控制采集卡進(jìn)行數(shù)據(jù)采集；處理單元控制計(jì)算機(jī)進(jìn)行數(shù)據(jù)采集；
步驟4]關(guān)閉圖像采集功能；
其中 步驟3]中的控制單元采用如下步驟進(jìn)行數(shù)據(jù)采集 步驟310]控制單元判斷輸入端緩存器狀態(tài)是否大于最大輸入緩存閾值；
步驟311] 若輸入端緩存器狀態(tài)大于最大輸入緩存閾值，則控制單元判斷指定的寫緩存塊是否為可寫； 若該寫緩沖塊可寫，則將指定大小的數(shù)據(jù)從輸入端緩存器寫入該緩存塊，然后返回步驟310]; 若該寫緩沖塊不可寫，則判斷輸出端緩存器狀態(tài)是否大于輸出緩存閾值； 若輸出端緩存器狀態(tài)小于輸出緩存閾值，則控制單元判斷指定的讀緩存塊是否為
可讀； 若該讀緩沖塊可讀，則將指定大小的數(shù)據(jù)從該緩存塊讀入輸出端緩存器，然后返回步驟310]; 若該讀緩沖塊不可讀，則返回步驟310]; 若輸出端緩存器狀態(tài)大于輸出緩存閾值，則返回步驟310]; 若輸入端緩存器狀態(tài)小于最大輸入緩存閾值，則判斷輸出端緩存器狀態(tài)是否小于輸出緩存閾值； 若輸出端緩存器狀態(tài)小于輸出緩存閾值，則控制單元判斷指定的讀緩存塊是否為可讀； 若該讀緩存塊可讀，則將指定大小的數(shù)據(jù)從該緩存塊讀入輸出端緩存器，然后返回步驟310]; 若該讀緩存塊不可讀，則判斷輸入端緩存器狀態(tài)是否大于最小輸入緩存閾值；
若輸入端緩存器狀態(tài)大于最小輸入緩存閾值，則控制單元判斷指定的寫緩存塊是否為可寫； 若該寫緩沖塊可寫，則將指定大小的數(shù)據(jù)從輸入端緩存器寫入該緩存塊，然后返回步驟310]; 若該寫緩沖塊不可寫，則返回步驟310]; 若輸入端緩存器狀態(tài)小于最小輸入緩存閾值，則返回步驟310]; 若輸出端緩存器狀態(tài)大于輸出緩存閾值，則判斷輸入端緩存器狀態(tài)是否大于最小輸入緩存閾值； 若輸入端緩存器狀態(tài)大于最小輸入緩存閾值，則控制單元判斷指定的寫緩存塊是 否為可寫； 若該寫緩沖塊可寫，則將指定大小的數(shù)據(jù)從輸入端緩存器寫入該緩存塊，然后返 回步驟310]; 若該寫緩沖塊不可寫，則返回步驟310]; 若輸入端緩存器狀態(tài)小于最小輸入緩存閾值，則返回步驟310];
其中 步驟3]中的處理單元采用如下步驟進(jìn)行數(shù)據(jù)采集 步驟320]處理單元判斷計(jì)算機(jī)內(nèi)存中指定的寫緩存塊是否為可寫； 步驟321] 若該寫緩沖塊可寫，則將指定大小的數(shù)據(jù)從輸出端緩存器寫入該緩存塊，然后返 回步驟320]; 若該寫緩沖塊不可寫，則判斷計(jì)算機(jī)內(nèi)存中指定的讀緩存塊是否為可讀； 若該讀緩沖塊可讀，則將指定大小的數(shù)據(jù)從計(jì)算機(jī)內(nèi)存讀入到磁盤陣列，然后返
回步驟320]; 若該讀緩沖塊不可讀，則返回步驟320]。 上述指定大小的數(shù)據(jù)是指不大于一個(gè)緩存塊空間大小的數(shù)據(jù)。
上述n值取16或32 ;所述m值取16或32。
上述n值取16或32 ;所述m值與n值相同。
本發(fā)明的技術(shù)效果 1、本發(fā)明提供的高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)和方法解決了目前針對(duì)高分
辨率成像儀的海量數(shù)據(jù)輸出無法實(shí)現(xiàn)實(shí)時(shí)采集和記錄的難題，其具有以下特點(diǎn)圖像分辨
率高、采集速率高、實(shí)時(shí)性能好；并具有使用體積小，便于攜帶，簡(jiǎn)單方便、工作性能穩(wěn)定、可
靠等優(yōu)點(diǎn)。該系統(tǒng)具有廣泛的應(yīng)用前景，還可以用在所有的高分辨率儀器中。例如高分辨
率成像光譜儀、立體測(cè)量相機(jī)、可見光近紅外相機(jī)、短波紅外相機(jī)、熱紅外成像儀等。 2、本發(fā)明方法保證了硬件數(shù)據(jù)的可靠性的同時(shí)，大大提高了實(shí)時(shí)系統(tǒng)的傳輸速率。 3、本發(fā)明緩存空間利用率高。本發(fā)明在輸入端緩存器和輸出端緩沖區(qū)讀和寫的過 程只需保證不同時(shí)訪問同一個(gè)緩存塊，則讀寫存儲(chǔ)空間的利用率為(n-l)/n。 n的選擇需要 均衡存儲(chǔ)空間的使用率、輸入端緩存器FIFO、輸出端緩存器FIFO選擇及實(shí)時(shí)采集卡速率。
4、本發(fā)明為滿足PCI-EX4的帶寬需求，選擇將兩片高速緩存SDRAM合并為單路使 用，圖像數(shù)據(jù)的實(shí)時(shí)傳輸率不低于360Mbytes/s。


圖1是本發(fā)明高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)的示意圖；
圖2是本發(fā)明高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)的結(jié)構(gòu)框圖； 圖3為本發(fā)明高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集方法中計(jì)算機(jī)對(duì)數(shù)據(jù)進(jìn)行讀取、顯示 和存儲(chǔ)的軟件流程 圖4為本發(fā)明高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)中緩存單元的結(jié)構(gòu)框圖； 圖5為本發(fā)明高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集方法的邏輯示意圖；圖中F0表示輸入
端緩存器，F(xiàn)l表示輸出端緩存器； 圖6為本發(fā)明高速緩存模塊的讀寫緩存塊空間分配原理圖；圖中的blk是block 的縮寫。
具體實(shí)施例方式
本發(fā)明高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)包括與高分辨率成像儀相連接的數(shù)據(jù) 采集卡和計(jì)算機(jī)。數(shù)據(jù)采集卡包括接口單元、緩存單元、數(shù)據(jù)發(fā)送單元和控制單元；接口單 元與成像儀相連接，可將LVDS信號(hào)轉(zhuǎn)換為TTL電平信號(hào)；緩存單元包括輸入端緩存器、高 速緩存模塊、輸出端緩存器；輸入端緩存器的輸入端與接口單元連接，其輸出端與高速緩存 模塊連接；輸出端緩存器的輸入端與高速緩存模塊連接；高速緩存模塊分為多個(gè)緩存塊； 數(shù)據(jù)發(fā)送單元包括PCI接口 、 PCI/PCI-E橋接器；輸出端緩存器的輸出端通過PCI接口與 PCI/PCI-E橋接器連接；PCI/PCI-E橋接器用于實(shí)現(xiàn)PCI接口與PCI-E接口的轉(zhuǎn)換；控制單 元用于實(shí)現(xiàn)采集卡數(shù)據(jù)緩存控制；計(jì)算機(jī)包括PCI-E接口、計(jì)算機(jī)內(nèi)存、處理單元和磁盤陣 列；PCI-E接口用于連接PCI/PCI-E橋接器與計(jì)算機(jī)內(nèi)存；計(jì)算機(jī)內(nèi)存分為多個(gè)緩存塊，其 輸出端接磁盤陣列；磁盤陣列用于實(shí)現(xiàn)計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)；處理單元用于計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)控 制。計(jì)算機(jī)具有高帶寬的內(nèi)存，可實(shí)現(xiàn)數(shù)據(jù)的快速訪問。計(jì)算機(jī)的磁盤陣列不僅可擴(kuò)展硬 盤空間，還大大提高了硬盤寫入速率。 為了實(shí)現(xiàn)數(shù)據(jù)快速采集，接口單元具體可包括四路數(shù)據(jù)接口通道，高分辨率成像 儀的數(shù)據(jù)由四路通道下發(fā)；數(shù)據(jù)采集卡相應(yīng)還包括設(shè)置在接口單元和緩存單元間的數(shù)據(jù)整 合單元，數(shù)據(jù)整合單元用于實(shí)現(xiàn)四路數(shù)據(jù)的拼接和打包，將接收的多路數(shù)據(jù)整合為一幅完 整的圖像。PCI-E接口相應(yīng)采用PCI-EX4接口形式。本發(fā)明中，因圖像數(shù)據(jù)的實(shí)時(shí)傳輸率不 低于360Mbytes/s，因此計(jì)算機(jī)接口選用PCI-E X 4接口 ，為滿足PCI-E X 4接口的帶寬需求， 選擇將兩片高速緩存SDRAM合并為單路使用，為解決大容量數(shù)據(jù)的緩存，本發(fā)明通過SDRAM 與FIFO的結(jié)合，將單口 SDRAM改進(jìn)為雙口 SDRAM。并且對(duì)SDRAM的讀寫過程進(jìn)行優(yōu)化。此 方法保證了硬件數(shù)據(jù)可靠性的同時(shí)，大大提高了實(shí)時(shí)系統(tǒng)的傳輸速率。
控制單元、輸入端緩存器、輸出端緩存器由FPGA實(shí)現(xiàn)，輸入端緩存器為高速同步 先進(jìn)先出緩存器(FIFO);為了避免計(jì)算機(jī)處理數(shù)據(jù)時(shí)因抖動(dòng)而發(fā)生數(shù)據(jù)丟失，破壞系統(tǒng)的 可靠性，在本發(fā)明中，高速緩存模塊為兩塊高速緩存SDRAM，輸出端緩存器為高速同步先進(jìn)
先出緩存器。 本發(fā)明高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)所采用的數(shù)據(jù)實(shí)時(shí)采集方法，包括以下 步驟 步驟1]連接成像儀、采集卡和計(jì)算機(jī)； 步驟2]將高速緩存模塊的存儲(chǔ)空間分為n個(gè)緩存塊，記為AO A (n_l)，且任意時(shí) 刻指定的寫緩存塊和讀緩存塊地址不同；設(shè)定輸入端緩存器的最大輸入緩存閾值和最小輸 入緩存閾值，設(shè)定輸出端緩存器的輸出緩存閾值；將計(jì)算機(jī)內(nèi)存分為m個(gè)緩存塊，記為BO B(m-l)，且任意時(shí)刻指定的寫緩存塊和讀緩存塊地址不同； 步驟3]控制單元控制采集卡進(jìn)行數(shù)據(jù)采集；處理單元控制計(jì)算機(jī)進(jìn)行數(shù)據(jù)采集；
步驟4]關(guān)閉圖像采集功能；
其中 步驟3]中的控制單元采用如下步驟進(jìn)行數(shù)據(jù)采集 步驟310]控制單元判斷輸入端緩存器狀態(tài)是否大于最大輸入緩存閾值；
步驟311] 若輸入端緩存器狀態(tài)大于最大輸入緩存閾值，則控制單元判斷指定的寫緩存塊是 否為可寫； 若該寫緩沖塊可寫，則將指定大小的數(shù)據(jù)從輸入端緩存器寫入該緩存塊，然后返 回步驟310]; 若該寫緩沖塊不可寫，則判斷輸出端緩存器狀態(tài)是否大于輸出緩存閾值； 若輸出端緩存器狀態(tài)小于輸出緩存閾值，則控制單元判斷指定的讀緩存塊是否為
可讀； 若該讀緩沖塊可讀，則將指定大小的數(shù)據(jù)從該緩存塊讀入輸出端緩存器，然后返 回步驟310]; 若該讀緩沖塊不可讀，則返回步驟310]; 若輸出端緩存器狀態(tài)大于輸出緩存閾值，則返回步驟310]; 若輸入端緩存器狀態(tài)小于最大輸入緩存閾值，則判斷輸出端緩存器狀態(tài)是否小于 輸出緩存閾值； 若輸出端緩存器狀態(tài)小于輸出緩存閾值，則控制單元判斷指定的讀緩存塊是否為 可讀； 若該讀緩存塊可讀，則將指定大小的數(shù)據(jù)從該緩存塊讀入輸出端緩存器，然后返 回步驟310]; 若該讀緩存塊不可讀，則判斷輸入端緩存器狀態(tài)是否大于最小輸入緩存閾值；
若輸入端緩存器狀態(tài)大于最小輸入緩存閾值，則控制單元判斷指定的寫緩存塊是 否為可寫； 若該寫緩沖塊可寫，則將指定大小的數(shù)據(jù)從輸入端緩存器寫入該緩存塊，然后返 回步驟310]; 若該寫緩沖塊不可寫，則返回步驟310]; 若輸入端緩存器狀態(tài)小于最小輸入緩存閾值，則返回步驟310]; 若輸出端緩存器狀態(tài)大于輸出緩存閾值，則判斷輸入端緩存器狀態(tài)是否大于最小
輸入緩存閾值； 若輸入端緩存器狀態(tài)大于最小輸入緩存閾值，則控制單元判斷指定的寫緩存塊是 否為可寫； 若該寫緩沖塊可寫，則將指定大小的數(shù)據(jù)從輸入端緩存器寫入該緩存塊，然后返 回步驟310]; 若該寫緩沖塊不可寫，則返回步驟310]; 若輸入端緩存器狀態(tài)小于最小輸入緩存閾值，則返回步驟310];
其中 步驟3]中的處理單元采用如下步驟進(jìn)行數(shù)據(jù)采集]處理單元判斷計(jì)算機(jī)內(nèi)存中指定的寫緩存塊是否為可寫；
步驟321] 若該寫緩沖塊可寫，則將指定大小的數(shù)據(jù)從輸出端緩存器寫入該緩存塊，然后返回步驟320]; 若該寫緩沖塊不可寫，則判斷計(jì)算機(jī)內(nèi)存中指定的讀緩存塊是否為可讀； 若該讀緩沖塊可讀，則將指定大小的數(shù)據(jù)從計(jì)算機(jī)內(nèi)存讀入到磁盤陣列，然后返
回步驟320]; 若該讀緩沖塊不可讀，則返回步驟320]。 以上步驟中指定大小的數(shù)據(jù)是指不大于一個(gè)緩存塊空間大小的數(shù)據(jù)。n值可取16或32 ;m值取16或32 ;m值與n值可相同也可不相同。 圖1是本發(fā)明高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)的示意圖。系統(tǒng)由數(shù)據(jù)采集卡和
計(jì)算機(jī)組成。計(jì)算機(jī)采用WINDOWS XP操作系統(tǒng)，控制數(shù)據(jù)采集卡和磁盤陣列，可實(shí)現(xiàn)對(duì)數(shù)
據(jù)的采集與存儲(chǔ)。來自成像儀的多路數(shù)據(jù)通過數(shù)據(jù)采集卡中的FPGA進(jìn)行圖像數(shù)據(jù)拼接，形
成最終實(shí)時(shí)數(shù)據(jù)流，再通過PCI-EX4接口 ，以DMA方式流入計(jì)算機(jī)內(nèi)存，又以DMA方式實(shí)時(shí)
寫入磁盤陣列，形成能被后期應(yīng)用軟件直接使用的、大小可超過2GB的NTFS文件。 圖2為本發(fā)明高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)的結(jié)構(gòu)框圖。數(shù)據(jù)采集卡直接插
在計(jì)算機(jī)的PCI-E插槽上，成像儀與數(shù)據(jù)采集卡相連，將拍攝到的圖像數(shù)據(jù)發(fā)送到采集卡。
計(jì)算機(jī)通過設(shè)備驅(qū)動(dòng)程序?qū)崿F(xiàn)與數(shù)據(jù)采集卡的軟件接口 ，控制采集并實(shí)時(shí)顯示及實(shí)現(xiàn)其他功能。 圖3為本發(fā)明高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集方法中計(jì)算機(jī)對(duì)數(shù)據(jù)進(jìn)行讀取、顯示和存儲(chǔ)的流程圖。整個(gè)軟件在VC環(huán)境下開發(fā)完成，主要由數(shù)據(jù)采集卡驅(qū)動(dòng)、數(shù)據(jù)采集、實(shí)時(shí)顯示與存儲(chǔ)等部分組成。在本發(fā)明中為三個(gè)功能各開辟一個(gè)線程。在采集線程中申請(qǐng)一塊計(jì)算機(jī)內(nèi)存作為應(yīng)用程序堆區(qū)緩存，用指針在線程之間傳遞地址數(shù)據(jù)，避免數(shù)據(jù)在計(jì)算機(jī)內(nèi)存中無效的搬移，提高了數(shù)據(jù)傳遞效率；多線程實(shí)現(xiàn)多功能，用消息進(jìn)行線程同步，可以使采集和存儲(chǔ)在邏輯上并行執(zhí)行，將兩個(gè)操作在物理上大塊的讀寫時(shí)間切換，用操作系統(tǒng)打碎為小時(shí)間段的線程切換，避免數(shù)據(jù)擁塞向數(shù)據(jù)采集卡上有限緩存推移而使之溢出。為了提高緩存效率，本發(fā)明將緩存分成16個(gè)讀寫緩存塊，A0 A15或者B0 B15，讀寫操作各占一個(gè)塊，寫在前，讀在后，對(duì)16個(gè)塊循環(huán)讀寫。這樣的結(jié)構(gòu)緩存利用率幾乎達(dá)到100%，遠(yuǎn)高于乒乓50%的利用率。緩存塊容量小于磁盤陣列的緩存，每次可將數(shù)據(jù)完全寫入硬盤緩存，充分利用硬盤的突發(fā)高帶寬特性，進(jìn)一步提高讀寫效率。 圖4為本發(fā)明高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集方法中緩存單元的結(jié)構(gòu)框圖。高速緩存由FPGA內(nèi)部的FIFO及外部的兩塊SDRAM構(gòu)成。本發(fā)明中利用兩片SDRAM擴(kuò)展了帶寬，使之與后續(xù)的PCI-EX4接口匹配。FIFO與SDRAM共同組成了雙口高速緩存，大大提高了系統(tǒng)的實(shí)時(shí)性。 圖5為本發(fā)明高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集方法的邏輯示意圖。合理有效地全局控制可以優(yōu)化SDRAM的計(jì)算機(jī)內(nèi)存使用。在全局控制中數(shù)據(jù)使能優(yōu)先級(jí)最高。
圖6為高速緩存模塊的讀寫緩存塊空間分配原理圖。將SDRAM存儲(chǔ)空間分為n塊，記為AO A(n-l)。在讀和寫的過程只需保證不不同時(shí)訪問一塊存儲(chǔ)空間，n的選擇需要均衡存儲(chǔ)空間的使用率、FIFO選擇及實(shí)時(shí)采集卡速率，優(yōu)選16和32。
10
權(quán)利要求
一種高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)，包括用于高速數(shù)據(jù)采集的數(shù)據(jù)采集卡和用于高速數(shù)據(jù)存儲(chǔ)的計(jì)算機(jī)，其特征在于所述數(shù)據(jù)采集卡包括接口單元、緩存單元、數(shù)據(jù)發(fā)送單元和控制單元；所述接口單元與成像儀相連接，可將LVDS信號(hào)轉(zhuǎn)換為TTL電平信號(hào)；所述緩存單元包括輸入端緩存器、高速緩存模塊、輸出端緩存器；所述輸入端緩存器的輸入端與接口單元連接，其輸出端與高速緩存模塊連接；所述輸出端緩存器的輸入端與高速緩存模塊連接；所述高速緩存模塊分為多個(gè)緩存塊；所述數(shù)據(jù)發(fā)送單元包括PCI接口、PCI/PCI-E橋接器；所述輸出端緩存器的輸出端通過PCI接口與PCI/PCI-E橋接器連接；所述PCI/PCI-E橋接器用于實(shí)現(xiàn)PCI接口與PCI-E接口的轉(zhuǎn)換；所述控制單元用于實(shí)現(xiàn)采集卡數(shù)據(jù)緩存控制；所述計(jì)算機(jī)包括PCI-E接口、計(jì)算機(jī)內(nèi)存、處理單元和磁盤陣列；所述PCI-E接口用于連接PCI/PCI-E橋接器與計(jì)算機(jī)內(nèi)存；所述計(jì)算機(jī)內(nèi)存分為多個(gè)緩存塊，其輸出端接磁盤陣列；所述磁盤陣列用于實(shí)現(xiàn)計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)；所述處理單元用于計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)控制。
2. 根據(jù)權(quán)利要求1所述的高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)，其特征在于所述接口 單元包括四路數(shù)據(jù)接口通道，所述數(shù)據(jù)采集卡還包括設(shè)置在接口單元和緩存單元間的數(shù)據(jù) 整合單元，所述數(shù)據(jù)整合單元用于實(shí)現(xiàn)四路數(shù)據(jù)的拼接和打包。
3. 根據(jù)權(quán)利要求2所述的高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)，其特征在于所述PCI-E 接口采用PCI-EX4接口形式。
4. 根據(jù)權(quán)利要求1或2或3所述的高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)，其特征在于 所述輸入端緩存器為高速同步先進(jìn)先出緩存器，所述高速緩存模塊為高速緩存SDRAM，所述 輸出端緩存器為高速同步先進(jìn)先出緩存器。
5. —種基于權(quán)利要求1所述高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)的數(shù)據(jù)實(shí)時(shí)采集方法，其特征在于其包括以下步驟步驟1]連接成像儀、采集卡和計(jì)算機(jī)；步驟2]將高速緩存模塊的存儲(chǔ)空間分為n個(gè)緩存塊，記為AO A(n-1)，且任意時(shí)刻 指定的寫緩存塊和讀緩存塊地址不同；設(shè)定輸入端緩存器的最大輸入緩存閾值和最小輸入 緩存閾值，設(shè)定輸出端緩存器的輸出緩存閾值；將計(jì)算機(jī)內(nèi)存分為m個(gè)緩存塊，記為BO B(m-l)，且任意時(shí)刻指定的寫緩存塊和讀緩存塊地址不同；步驟3]控制單元控制采集卡進(jìn)行數(shù)據(jù)采集；處理單元控制計(jì)算機(jī)進(jìn)行數(shù)據(jù)采集；步驟4]關(guān)閉圖像采集功能；其中步驟3]中的控制單元采用如下步驟進(jìn)行數(shù)據(jù)采集步驟310]控制單元判斷輸入端緩存器狀態(tài)是否大于最大輸入緩存閾值； 步驟311]若輸入端緩存器狀態(tài)大于最大輸入緩存閾值，則控制單元判斷指定的寫緩存塊是否為可寫；若該寫緩沖塊可寫，則將指定大小的數(shù)據(jù)從輸入端緩存器寫入該緩存塊，然后返回步驟310];若該寫緩沖塊不可寫，則判斷輸出端緩存器狀態(tài)是否大于輸出緩存閾值；若輸出端緩存器狀態(tài)小于輸出緩存閾值，則控制單元判斷指定的讀緩存塊是否為可讀；若該讀緩沖塊可讀，則將指定大小的數(shù)據(jù)從該緩存塊讀入輸出端緩存器，然后返回步驟310];若該讀緩沖塊不可讀，則返回步驟310];若輸出端緩存器狀態(tài)大于輸出緩存閾值，則返回步驟310];若輸入端緩存器狀態(tài)小于最大輸入緩存閾值，則判斷輸出端緩存器狀態(tài)是否小于輸出緩存閾值；若輸出端緩存器狀態(tài)小于輸出緩存閾值，則控制單元判斷指定的讀緩存塊是否為可讀；若該讀緩存塊可讀，則將指定大小的數(shù)據(jù)從該緩存塊讀入輸出端緩存器，然后返回步驟310];若該讀緩存塊不可讀，則判斷輸入端緩存器狀態(tài)是否大于最小輸入緩存閾值；若輸入端緩存器狀態(tài)大于最小輸入緩存閾值，則控制單元判斷指定的寫緩存塊是否為可寫；若該寫緩沖塊可寫，則將指定大小的數(shù)據(jù)從輸入端緩存器寫入該緩存塊，然后返回步驟310];若該寫緩沖塊不可寫，則返回步驟310];若輸入端緩存器狀態(tài)小于最小輸入緩存閾值，則返回步驟310];若輸出端緩存器狀態(tài)大于輸出緩存閾值，則判斷輸入端緩存器狀態(tài)是否大于最小輸入緩存閾值；若輸入端緩存器狀態(tài)大于最小輸入緩存閾值，則控制單元判斷指定的寫緩存塊是否為可寫；若該寫緩沖塊可寫，則將指定大小的數(shù)據(jù)從輸入端緩存器寫入該緩存塊，然后返回步驟310];若該寫緩沖塊不可寫，則返回步驟310];若輸入端緩存器狀態(tài)小于最小輸入緩存閾值，則返回步驟310];其中步驟3]中的處理單元采用如下步驟進(jìn)行數(shù)據(jù)采集步驟320]處理單元判斷計(jì)算機(jī)內(nèi)存中指定的寫緩存塊是否為可寫；步驟321]若該寫緩沖塊可寫，則將指定大小的數(shù)據(jù)從輸出端緩存器寫入該緩存塊，然后返回步驟320];若該寫緩沖塊不可寫，則判斷計(jì)算機(jī)內(nèi)存中指定的讀緩存塊是否為可讀；若該讀緩沖塊可讀，則將指定大小的數(shù)據(jù)從計(jì)算機(jī)內(nèi)存讀入到磁盤陣列，然后返回步驟320];若該讀緩沖塊不可讀，則返回步驟320]。
6. 根據(jù)權(quán)利要求5所述的數(shù)據(jù)實(shí)時(shí)采集方法，其特征在于所述指定大小的數(shù)據(jù)是指不大于一個(gè)緩存塊空間大小的數(shù)據(jù)。
7. 根據(jù)權(quán)利要求6所述的數(shù)據(jù)實(shí)時(shí)采集方法，其特征在于所述n值取16或32 ;所述m值取16或32。
8. 根據(jù)權(quán)利要求6所述的數(shù)據(jù)實(shí)時(shí)采集方法，其特征在于所述n值取16或32 ;所述m值與n值相同。
全文摘要
本發(fā)明涉及一種高分辨率成像儀數(shù)據(jù)實(shí)時(shí)采集系統(tǒng)及方法.用于高速數(shù)據(jù)采集的數(shù)據(jù)采集卡和用于高速數(shù)據(jù)存儲(chǔ)的計(jì)算機(jī)，數(shù)據(jù)采集卡包括接口單元、緩存單元、數(shù)據(jù)發(fā)送單元和控制單元；接口單元與成像儀相連接，可將LVDS信號(hào)轉(zhuǎn)換為TTL電平信號(hào)。本發(fā)明解決了現(xiàn)有圖像采集及存儲(chǔ)系統(tǒng)不能滿足高分辨率圖像數(shù)據(jù)的實(shí)時(shí)采集和存儲(chǔ)要求的技術(shù)問題。本發(fā)明具有使用體積小，便于攜帶，簡(jiǎn)單方便、工作性能穩(wěn)定、可靠等優(yōu)點(diǎn)。
文檔編號(hào)G01J3/45GK101793557SQ20091031181
公開日2010年8月4日 申請(qǐng)日期2009年12月18日 優(yōu)先權(quán)日2009年12月18日
發(fā)明者劉學(xué)斌, 汲玉卓, 王彩玲, 胡炳樑, 陳小來 申請(qǐng)人:中國(guó)科學(xué)院西安光學(xué)精密機(jī)械研究所