專利名稱：采用fpga技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種基于FPGA軟核處理器技術(shù)的終端系統(tǒng)控制裝置，尤其涉及 一種采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制系統(tǒng)。
背景技術(shù)：
國(guó)內(nèi)在以往的星載微波遙感器的設(shè)計(jì)中，數(shù)字處理部分的設(shè)計(jì)主要分為總線通訊 模塊和測(cè)控模塊兩大模塊，而兩個(gè)模塊由兩個(gè)獨(dú)立的80C31芯片和分立的數(shù)字電路芯片構(gòu) 成。例如，圖13是現(xiàn)有的星載微波輻射計(jì)的控制系統(tǒng)的結(jié)構(gòu)圖。如圖13所示，該控制系統(tǒng) 由三塊電路板和母板相連接來(lái)實(shí)現(xiàn)微波輻射計(jì)的系統(tǒng)控制功能。這三個(gè)電路板分別是天 線驅(qū)動(dòng)接口電路板、輻射計(jì)測(cè)控電路板和總線通訊電路板，該天線驅(qū)動(dòng)接口電路板包括一 個(gè)CPLD芯片和LVDS接收發(fā)送等芯片，由CPLD芯片實(shí)現(xiàn)串并變換和并串變換，天線控制信 號(hào)的譯碼等功能，LVDS接收發(fā)送芯片實(shí)現(xiàn)跟天線的信號(hào)連接；該輻射計(jì)測(cè)控電路板由一個(gè) 80C31微處理器芯片、一個(gè)SRAM、一個(gè)PR0M和一些38譯碼器芯片、邏輯與門芯片、邏輯非門 芯片及邏輯或門芯片等組成，實(shí)現(xiàn)輻射計(jì)的測(cè)量和控制等功能；該總線通訊電路板由一個(gè) 80C31微處理器芯片、一個(gè)SRAM、一個(gè)PR0M、兩個(gè)FIFO芯片、通訊芯片和一些38譯碼器芯 片、邏輯與門芯片、邏輯非門芯片及邏輯或門芯片等組成，實(shí)現(xiàn)輻射計(jì)控制系統(tǒng)與衛(wèi)星總線 控制器的通訊功能。這三個(gè)電路板需要通過(guò)母板的接口連接其數(shù)據(jù)總線、地址總線和控制 線等，結(jié)構(gòu)冗余復(fù)雜。體積大，而且功耗較高，連接復(fù)雜，可靠性不易控制。80C31的速度也 有限，不適用于數(shù)據(jù)傳輸速率要求較高的系統(tǒng)?？梢浦残院檬擒汭P核的一大優(yōu)點(diǎn)，而MC8051軟核處理器將此優(yōu)點(diǎn)進(jìn)一步發(fā)揚(yáng)。由 以其為第三方設(shè)計(jì)、純VHDL描述、不涉及任何廠商的專用IP，故可以例化到各不同廠商的 不同系列FPGA中。傳統(tǒng)的80C31芯片執(zhí)行一條指令的時(shí)間是2微秒，而MC8051軟核處理 器執(zhí)行一條指令只需要83納秒的時(shí)間，如果時(shí)鐘頻率高的話還可以更快。所以軟核處理器 能夠適應(yīng)更高的采集速率，處理數(shù)據(jù)的速度也更快。跟硬核處理器相比，軟核處理器只由硬 件編程語(yǔ)言的程序組成，跟芯片的工藝無(wú)關(guān)，可以移植到任何工藝的芯片里，而且接口由用 戶按需求自己定義，硬核處理器的通用接口則太多，增加了系統(tǒng)的功耗。所以軟核處理器的 可移植性和功耗方面都優(yōu)于硬核處理器，越來(lái)越多地被應(yīng)用于各種控制系統(tǒng)中。當(dāng)今航天遙感儀器的設(shè)計(jì)越來(lái)越趨于高功能密度及小型化。作為空間遙感平臺(tái)， 航天器自身具有其特殊性及局限性，因而小型化的優(yōu)點(diǎn)是顯而易見(jiàn)的。體積小、重量輕的遙 感器可以降低航天器發(fā)射的難度，所以星載設(shè)備的輕小型化是非常重要的一個(gè)課題。
發(fā)明內(nèi)容本實(shí)用新型的目的在于提供一種采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃 描控制系統(tǒng)。本實(shí)用新型采用FPGA芯片來(lái)實(shí)現(xiàn)星載微波輻射計(jì)的控制電路部分，增加控制 電路的集成性，組成的系統(tǒng)體積較小，功耗低，能適用于更高速率要求的數(shù)據(jù)處理而且可靠性高。解決了傳統(tǒng)控制系統(tǒng)體積大，功耗高，可靠性低的缺陷，達(dá)到小型化的目的。該系統(tǒng) 實(shí)現(xiàn)后比傳統(tǒng)的方案節(jié)省了 1/2的電路面積，同時(shí)使星載微波輻射計(jì)的數(shù)控單元的體積和 重量都減小了一半。而且由于FPGA的可編程性好，只需改動(dòng)FPGA內(nèi)部的程序，就可以適用 于不同需求的微波輻射計(jì)控制系統(tǒng)。為實(shí)現(xiàn)上述目的，本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃 描控制系統(tǒng)，包括通訊芯片、電平轉(zhuǎn)換電路、數(shù)據(jù)采集板接口以及天線驅(qū)動(dòng)接口插槽，其特 征在于，還包括FPGA芯片，通過(guò)該FPGA芯片與所述通訊芯片、電平轉(zhuǎn)換電路和數(shù)據(jù)采集板 配合來(lái)實(shí)現(xiàn)星載微波輻射計(jì)的系統(tǒng)控制，完成包括數(shù)據(jù)采集、遙測(cè)、RAD控制、天線控制和總 線通訊的微波輻射計(jì)的系統(tǒng)功能。另外，所述FPGA芯片包括總線通訊模塊、數(shù)據(jù)傳輸模塊、測(cè)控軟核處理器、 天線驅(qū)動(dòng)接口模塊、工作狀態(tài)控制模塊以及數(shù)據(jù)采集和AGC控制模塊(AutomaticGain Control 自動(dòng)增益控制)，所述總線通訊模塊，包括通訊軟核處理器和總線通訊接口，用于實(shí)現(xiàn)輻射計(jì)控制 系統(tǒng)跟地面的通訊功能，解讀地面發(fā)出的各種指令，將指令傳給其他各模塊，把測(cè)控軟核處 理器組織的遙感數(shù)據(jù)包等數(shù)據(jù)下傳給地面；所述數(shù)據(jù)傳輸模塊，用于所述通訊軟核處理器和測(cè)控軟核處理器之間的數(shù)據(jù)包傳 輸，包括兩個(gè)先進(jìn)先出存儲(chǔ)器，其中FIF01供測(cè)控軟核處理器采用循環(huán)寫入的方式寫入數(shù) 據(jù)源包，以備總線通訊模塊讀取；總線通訊模塊將衛(wèi)星控制指令和狀態(tài)信息采用刷新的方 式寫入FIF02，以備測(cè)控軟核處理器讀取；所述測(cè)控軟核處理器，通過(guò)數(shù)據(jù)傳輸模塊接收總線通訊模塊傳送過(guò)來(lái)的工作參數(shù) 幀，提取衛(wèi)星總線控制器發(fā)送過(guò)來(lái)的各種指令，協(xié)調(diào)控制所述天線驅(qū)動(dòng)接口模塊、工作狀態(tài) 控制模塊以及數(shù)據(jù)采集和AGC控制模塊的工作；同時(shí)提取這三個(gè)模塊產(chǎn)生的有效數(shù)據(jù)組織 成為遙感數(shù)據(jù)包，通過(guò)數(shù)據(jù)傳輸模塊傳給總線通訊模塊；所述天線驅(qū)動(dòng)接口模塊，用于翻譯測(cè)控軟核處理器輸出的從數(shù)據(jù)傳輸模塊的 FIF02讀出的工作參數(shù)幀中提取的天線控制指令，根據(jù)天線控制指令產(chǎn)生相應(yīng)的天線掃描 驅(qū)動(dòng)控制電路所需的控制信號(hào)，并翻譯天線部分產(chǎn)生的天線角度和狀態(tài)信號(hào)形成天線角編 碼和天線狀態(tài)信息，供測(cè)控軟核處理器讀取寫入遙感數(shù)據(jù)包；所述工作狀態(tài)控制模塊，用于翻譯測(cè)控軟核處理器輸出的從數(shù)據(jù)傳輸模塊的 FIF02讀出的工作參數(shù)幀中提取的內(nèi)部控制指令，譯碼后產(chǎn)生兩個(gè)頻段共5個(gè)通道的接收 機(jī)的開(kāi)關(guān)機(jī)信號(hào)，經(jīng)CMOS電平轉(zhuǎn)換輸出到接收機(jī)前端控制接收機(jī)的通電和斷電；同時(shí)實(shí)時(shí) 更新各接收機(jī)的通電斷電狀態(tài)信息，供測(cè)控軟核處理器讀取寫入遙感數(shù)據(jù)包；所述數(shù)據(jù)采集和AGC控制模塊，用于翻譯測(cè)控軟核處理器輸出的從數(shù)據(jù)傳輸模塊 的FIF02讀出的工作參數(shù)幀中提取的數(shù)據(jù)采集指令，產(chǎn)生數(shù)據(jù)采集板DA部分的地址數(shù)據(jù)和 控制信號(hào)，滿足數(shù)據(jù)采集板DA的采集時(shí)序，獲得采集的微波輻射計(jì)五通道對(duì)地觀測(cè)數(shù)據(jù)、 系統(tǒng)定標(biāo)的熱輻射源溫度測(cè)量數(shù)據(jù)、監(jiān)測(cè)儀器內(nèi)部環(huán)境溫度變化的儀器環(huán)境溫度測(cè)量數(shù)據(jù) 和N路AGC信號(hào)等數(shù)據(jù)，供測(cè)控軟核處理器讀取寫入遙感數(shù)據(jù)包；用于翻譯測(cè)控軟核處理器 輸出的從數(shù)據(jù)傳輸模塊的FIF02讀出的工作參數(shù)幀中提取的AGC注入指令、數(shù)據(jù)和AGC自 動(dòng)調(diào)整指令，產(chǎn)生的AGC控制信號(hào)經(jīng)過(guò)CMOS電平轉(zhuǎn)換和數(shù)據(jù)采集板的AD/DA部分調(diào)節(jié)系統(tǒng) 增益，把系統(tǒng)增益控制在適當(dāng)范圍之內(nèi)。[0014]另外，本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制系統(tǒng)的控制過(guò)程如下所述1)當(dāng)衛(wèi)星總線控制器通過(guò)1553總線發(fā)送地面指令到各載荷設(shè)備時(shí)，指令中包含 有載荷設(shè)備編號(hào)，各載荷設(shè)備識(shí)別出自己的編號(hào)，把發(fā)送給自己編號(hào)的指令保存在所述通 訊芯片中，同時(shí)忽略掉不是發(fā)送給自己編號(hào)的指令；2)收到有效的指令后，所述通訊芯片經(jīng)CMOS電平轉(zhuǎn)換給所述FPGA芯片內(nèi)的總線 通訊模塊中的通訊軟核處理器發(fā)送一個(gè)中斷信號(hào)；3)所述通訊軟核處理器收到中斷信號(hào)后進(jìn)入中斷處理程序，經(jīng)CMOS電平轉(zhuǎn)換讀 取所述通訊芯片的中斷狀態(tài)寄存器，獲取中斷類別信息，讀取相應(yīng)的數(shù)據(jù)和處理相應(yīng)的指 令，把各指令和數(shù)據(jù)組成工作參數(shù)幀；4)所述通訊軟核處理器經(jīng)所述FPGA芯片內(nèi)的數(shù)據(jù)傳輸模塊將工作參數(shù)幀傳送給 所述FPGA芯片內(nèi)的測(cè)控軟核處理器，測(cè)控軟核處理器再把指令數(shù)據(jù)進(jìn)行解碼；5)所述測(cè)控軟核處理器依據(jù)指令執(zhí)行天線驅(qū)動(dòng)接口模塊、工作狀態(tài)控制模塊以及 數(shù)據(jù)采集和AGC控制模塊的動(dòng)作；6)當(dāng)衛(wèi)星總線控制器不發(fā)送衛(wèi)星總線指令時(shí)，所述測(cè)控軟核處理器將各個(gè)功能部 分的工作狀態(tài)(包括接收機(jī)的狀態(tài)，天線的轉(zhuǎn)動(dòng)模式和角度等)、已執(zhí)行過(guò)的指令、收到的 廣播消息和GPS數(shù)據(jù)、遙感觀測(cè)數(shù)據(jù)、溫度數(shù)據(jù)等組織成為遙感數(shù)據(jù)包；7)所述測(cè)控軟核處理器將組織好的遙感數(shù)據(jù)包經(jīng)數(shù)據(jù)傳輸模塊傳送給所述通訊 軟核處理器，所述通訊軟核處理器將有效數(shù)據(jù)提取，添加包括包頭、包尾以及包序號(hào)等數(shù) 據(jù)組織成為衛(wèi)星總線控制器能夠識(shí)別的載荷源包；8)所述通訊軟核處理器將組織好的載荷源包寫入所述通訊芯片內(nèi)相應(yīng)的數(shù)據(jù)存 儲(chǔ)區(qū)，并置位所述通訊芯片內(nèi)部的發(fā)送請(qǐng)求位為1，請(qǐng)求發(fā)送載荷源包數(shù)據(jù)；9)所述通訊芯片響應(yīng)發(fā)送請(qǐng)求，通過(guò)總線發(fā)送載荷源包至衛(wèi)星總線控制器，并置 位所述通訊芯片內(nèi)部的發(fā)送請(qǐng)求位為0，清除發(fā)送請(qǐng)求。其中，上述本實(shí)用新型的控制系統(tǒng)中，所述總線通訊模塊的主程序工作過(guò)程如 下a)系統(tǒng)開(kāi)機(jī)后，先進(jìn)行總線通訊模塊的初始化，包括通訊軟核處理器的初始化、 內(nèi)部RAM和外部RAM的初始化通訊芯片的初始化以及FIF02的初始化等；b)判斷FIF02是否有可供讀取的遙感數(shù)據(jù)包，當(dāng)判斷出有可讀取的遙感數(shù)據(jù)包 時(shí)，則把FIF02的遙感數(shù)據(jù)包讀取到通訊軟核處理器的RAM中并組成衛(wèi)星總線控制器可識(shí) 別的載荷源包等待發(fā)送；c)判斷通訊芯片的載荷源包存儲(chǔ)區(qū)是否為空，當(dāng)判斷出通訊芯片的載荷源包存儲(chǔ) 區(qū)為空且通訊軟核處理器的RAM中有等待發(fā)送的載荷源包時(shí)，開(kāi)始把載荷源包寫入通訊芯 片的載荷源包存儲(chǔ)區(qū)，并置位通訊芯片的載荷源包發(fā)送請(qǐng)求位為1，等待通訊芯片的響應(yīng)；d)判斷發(fā)送工程參數(shù)幀的14秒計(jì)時(shí)是否已到，如果判斷出14秒計(jì)時(shí)已到，則組織 工程參數(shù)幀寫入通訊芯片的工程參數(shù)幀存儲(chǔ)區(qū)，并置位通訊芯片的工程參數(shù)幀發(fā)送請(qǐng)求位 為1，等待通訊芯片的響應(yīng)；e)將中斷程序中讀取的指令數(shù)據(jù)等組成工作參數(shù)幀，寫入FIFOl中等待測(cè)控軟核 處理器讀取。[0030]另外，上述本實(shí)用新型的控制系統(tǒng)中，所述總線通訊模塊的中斷過(guò)程如下a)所述通訊軟核處理器接收到所述通訊芯片發(fā)出的中斷信號(hào)后，進(jìn)入中斷程序， 首先開(kāi)始保護(hù)中斷現(xiàn)場(chǎng)，包括寄存器A，R0, Rl……，DPTR等；b)所述通訊軟核處理器讀取所述通訊芯片的中斷狀態(tài)寄存器和命令堆棧指針寄 存器，判斷中斷的類別，獲取相應(yīng)的指令類別、存儲(chǔ)地址和狀態(tài)字等信息，如果狀態(tài)字表示 接收消息完畢且無(wú)通訊錯(cuò)誤，則解析通訊芯片的命令字，并讀取通訊芯片的指令和數(shù)據(jù)到 通訊軟核處理器的RAM中等待寫入FIF01，然后更新通訊芯片的命令堆棧指針，在處理完所 有的消息后返回通訊軟核處理器的主程序。另外，上述本實(shí)用新型的控制系統(tǒng)中，所述測(cè)控軟核處理器的處理過(guò)程如下a)系統(tǒng)開(kāi)機(jī)后，根據(jù)地面指令的數(shù)據(jù)注入識(shí)別出系統(tǒng)命令的工作模式， 這里，默認(rèn)為正常工作模式，并進(jìn)入相應(yīng)工作模式的循環(huán)程序，如果系統(tǒng)判斷該處理器故障的情況下，則向該處理器發(fā)出切換到故障工作模式的 指令，接到指令后該處理器切換到故障工作模式的循環(huán)程序；b)在故障工作模式下，只執(zhí)行采集對(duì)地觀測(cè)數(shù)據(jù)、熱源定標(biāo)數(shù)據(jù)、冷空定標(biāo)數(shù)據(jù)打 包下傳和執(zhí)行地面注入的指令，從而使得控制系統(tǒng)在通訊錯(cuò)誤的情況下仍能在錯(cuò)誤模式下 工作，并保存數(shù)據(jù)以備恢復(fù)時(shí)傳輸；c)在正常工作模式下，負(fù)責(zé)微波輻射計(jì)前端及各通道的電源控制、AGC的調(diào)整和 設(shè)置、控制天線掃描驅(qū)動(dòng)機(jī)構(gòu)、以及數(shù)據(jù)采集工作，初始化之后按照天線對(duì)定標(biāo)區(qū)和對(duì)地觀 測(cè)區(qū)的的掃描時(shí)序來(lái)進(jìn)行觀測(cè)，每個(gè)觀測(cè)周期的觀測(cè)順序是熱源定標(biāo)區(qū)一冷空定標(biāo)區(qū)一 對(duì)地觀測(cè)區(qū)一熱源定標(biāo)區(qū)，同時(shí)通過(guò)執(zhí)行內(nèi)部指令、天線控制指令以及調(diào)節(jié)AGC等操作對(duì) 系統(tǒng)的工作狀態(tài)加以控制。本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制系統(tǒng)的有益 效果在于具有速度快，可靠性高、體積小、重量輕、功耗低等特點(diǎn)的，適用于系統(tǒng)可靠性要 求很高，同時(shí)對(duì)重量、體積、功耗又限制較大的系統(tǒng)。由于具有LVDS和CMOS的電平轉(zhuǎn)換，使 該系統(tǒng)可以跟不同工藝的數(shù)據(jù)采集系統(tǒng)搭配工作和為遠(yuǎn)距離傳輸控制提供了接口。系統(tǒng)易 實(shí)現(xiàn)、易升級(jí)、易移植，具有較強(qiáng)的適應(yīng)性和可擴(kuò)展性，同時(shí)完成了星載微波輻射計(jì)對(duì)數(shù)控 單元的各項(xiàng)功能要求。

圖1是表示本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制 系統(tǒng)的組成框圖。圖2是構(gòu)成本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制 系統(tǒng)的FPGA內(nèi)部模塊結(jié)構(gòu)的框圖。圖3是表示本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制 系統(tǒng)的數(shù)據(jù)信息流向示意圖。圖4是構(gòu)成本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制 系統(tǒng)的數(shù)據(jù)采集板及天線驅(qū)動(dòng)接口插槽示意圖。圖5是表示本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制 系統(tǒng)的天線控制命令發(fā)送時(shí)序圖。[0045]圖6是表示本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制系統(tǒng)的天線角編碼讀取時(shí)序圖。圖7是本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制系統(tǒng) 的總的控制流程圖。圖8是本實(shí)用新型控制系統(tǒng)的FPGA芯片的總線通訊軟核處理器的主程序順序流 程圖。圖9是本實(shí)用新型控制系統(tǒng)的FPGA芯片的總線通訊軟核處理器的中斷程序流程 圖。圖10是本實(shí)用新型控制系統(tǒng)的FPGA芯片的測(cè)控軟核處理器的測(cè)控流程圖。圖11是本實(shí)用新型控制系統(tǒng)的FPGA芯片測(cè)控軟核處理器在正常工作模式的測(cè)控 流程圖。圖12是本實(shí)用新型控制系統(tǒng)的FPGA芯片的測(cè)控軟核處理器在故障工作模式的測(cè) 控流程圖。圖13是現(xiàn)有的星載微波輻射計(jì)的控制系統(tǒng)的結(jié)構(gòu)圖。
具體實(shí)施方式

以下結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù) 據(jù)處理及掃描控制系統(tǒng)進(jìn)行詳細(xì)的說(shuō)明。圖1是表示本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制 系統(tǒng)組成的框圖，如圖1所示，本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及 掃描控制系統(tǒng)由FPGA芯片、電平轉(zhuǎn)換電路、1553通訊芯片及數(shù)據(jù)采集板和天線驅(qū)動(dòng)接口插 槽等組成。通過(guò)FPGA芯片與通訊芯片、電平轉(zhuǎn)換電路和數(shù)據(jù)采集板配合來(lái)實(shí)現(xiàn)星載微波輻 射計(jì)的系統(tǒng)控制，完成包括數(shù)據(jù)采集、遙測(cè)、RAD控制、天線控制和總線通訊的微波輻射計(jì)的 系統(tǒng)功能。圖2是構(gòu)成本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制 系統(tǒng)的FPGA內(nèi)部模塊結(jié)構(gòu)的框圖。如圖2所示，F(xiàn)PGA芯片包括總線通訊模塊、數(shù)據(jù)傳輸 模塊、測(cè)控軟核處理器、天線驅(qū)動(dòng)接口模塊、工作狀態(tài)控制模塊以及數(shù)據(jù)采集和AGC控制模 塊，其中，總線通訊模塊，包括通訊軟核處理器和總線通訊接口，用于實(shí)現(xiàn)輻射計(jì)控制系統(tǒng) 跟地面的通訊功能，解讀地面發(fā)出的各種指令，將指令傳給其他各模塊，把測(cè)控軟核處理器 組織的遙感數(shù)據(jù)包等數(shù)據(jù)下傳給地面；數(shù)據(jù)傳輸模塊，用于通訊軟核處理器和測(cè)控軟核處理器之間的數(shù)據(jù)包傳輸，包括 兩個(gè)先進(jìn)先出存儲(chǔ)器，其中FIFOl供測(cè)控軟核處理器采用循環(huán)寫入的方式寫入數(shù)據(jù)源包， 以備總線通訊模塊讀??；總線通訊模塊將衛(wèi)星控制指令和狀態(tài)信息采用刷新的方式寫入 FIF02,以備測(cè)控軟核處理器讀取；測(cè)控軟核處理器，通過(guò)數(shù)據(jù)傳輸模塊接收總線通訊模塊傳送過(guò)來(lái)的工作參數(shù)幀， 提取衛(wèi)星總線控制器發(fā)送過(guò)來(lái)的各種指令，協(xié)調(diào)控制天線驅(qū)動(dòng)接口模塊、工作狀態(tài)控制模 塊以及數(shù)據(jù)采集和AGC控制模塊的工作；同時(shí)提取這三個(gè)模塊產(chǎn)生的有效數(shù)據(jù)組織成為遙 感數(shù)據(jù)包，通過(guò)數(shù)據(jù)傳輸模塊傳給總線通訊模塊；[0059]天線驅(qū)動(dòng)接口模塊，用于翻譯測(cè)控軟核處理器輸出的從數(shù)據(jù)傳輸模塊的FIF02讀 出的工作參數(shù)幀中提取的天線控制指令，根據(jù)天線控制指令產(chǎn)生相應(yīng)的天線掃描驅(qū)動(dòng)控制 電路所需的控制信號(hào)，并翻譯天線部分產(chǎn)生的天線角度和狀態(tài)信號(hào)形成天線角編碼和天線 狀態(tài)信息，供測(cè)控軟核處理器讀取寫入遙感數(shù)據(jù)包；工作狀態(tài)控制模塊，用于翻譯測(cè)控軟核處理器輸出的從數(shù)據(jù)傳輸模塊的FIF02讀 出的工作參數(shù)幀中提取的內(nèi)部控制指令，譯碼后產(chǎn)生兩個(gè)頻段共5個(gè)通道的接收機(jī)的開(kāi)關(guān) 機(jī)信號(hào)，經(jīng)CMOS電平轉(zhuǎn)換輸出到接收機(jī)前端控制接收機(jī)的通電和斷電；同時(shí)實(shí)時(shí)更新各接 收機(jī)的通電斷電狀態(tài)信息，供測(cè)控軟核處理器讀取寫入遙感數(shù)據(jù)包； 數(shù)據(jù)采集和AGC控制模塊，用于翻譯測(cè)控軟核處理器輸出的從數(shù)據(jù)傳輸模塊的 FIF02讀出的工作參數(shù)幀中提取的數(shù)據(jù)采集指令，產(chǎn)生數(shù)據(jù)采集板DA部分的地址數(shù)據(jù)和控 制信號(hào)，滿足數(shù)據(jù)采集板DA的采集時(shí)序，獲得采集的微波輻射計(jì)五通道對(duì)地觀測(cè)數(shù)據(jù)、系 統(tǒng)定標(biāo)的熱輻射源溫度測(cè)量數(shù)據(jù)、監(jiān)測(cè)儀器內(nèi)部環(huán)境溫度變化的儀器環(huán)境溫度測(cè)量數(shù)據(jù)和 N路AGC信號(hào)數(shù)據(jù)，供測(cè)控軟核處理器讀取寫入遙感數(shù)據(jù)包；同時(shí)，用于翻譯測(cè)控軟核處理 器輸出的從數(shù)據(jù)傳輸模塊的FIF02讀出的工作參數(shù)幀中提取的AGC注入指令、數(shù)據(jù)和AGC 自動(dòng)調(diào)整指令，產(chǎn)生的AGC控制信號(hào)經(jīng)過(guò)CMOS電平轉(zhuǎn)換和數(shù)據(jù)采集板的AD/DA部分調(diào)節(jié)系 統(tǒng)增益，把系統(tǒng)增益控制在適當(dāng)范圍之內(nèi)。上述數(shù)據(jù)采集板由AD部分、DA部分和多路選通開(kāi)關(guān)組成，測(cè)控軟核處理器通過(guò)數(shù) 據(jù)地址總線和控制信號(hào)對(duì)數(shù)據(jù)采集板進(jìn)行控制，完成數(shù)據(jù)采集和AGC的控制等功能。數(shù)據(jù) 采集板及天線驅(qū)動(dòng)接口插槽的信號(hào)接口如圖4所示。輸出LVDS差分信號(hào)驅(qū)動(dòng)天線，各LVDS 信號(hào)的具體意義如表1所示。其中DTC是48位串行信號(hào)組成的天線的控制命令，它的發(fā)送 時(shí)序圖如圖5所示；DTM是48位串行信號(hào)組成的天線角編碼，它的讀取時(shí)序圖如圖6所示。表1 天線驅(qū)動(dòng)接口模塊的接口 CMOS電平轉(zhuǎn)換與數(shù)據(jù)采集板數(shù)據(jù)地址總線、數(shù)據(jù)總線及控制線(地址總線、數(shù)據(jù) 總線及控制線詳見(jiàn)圖4)連接，彌補(bǔ)了 FPGA的LVTTL邏輯電平與采集板的CMOS邏輯電平不 同標(biāo)準(zhǔn)的差別。數(shù)據(jù)的采樣點(diǎn)根據(jù)讀出的天線角編碼和采樣大周期確定，測(cè)控處理器一個(gè)循環(huán)程序?qū)?yīng)一個(gè)采樣大周期，在對(duì)地觀測(cè)區(qū)內(nèi)，起始角度和終止角度分別對(duì)應(yīng)第一個(gè)和 最后一個(gè)面元的中心，每個(gè)采樣點(diǎn)的角度對(duì)應(yīng)各個(gè)面元的中心。每條掃描線共有98個(gè)采樣 點(diǎn)，采樣方法為等時(shí)間間隔采樣。熱源和冷空定標(biāo)區(qū)內(nèi)，設(shè)有3個(gè)采樣點(diǎn)。等時(shí)間間隔采樣。 采樣時(shí)，對(duì)應(yīng)每個(gè)采樣點(diǎn)接收一次天線角編碼，然后采集5個(gè)通道的定標(biāo)數(shù)據(jù)。采集的數(shù)據(jù)來(lái)源于數(shù)據(jù)采集板的DA部分，并經(jīng)過(guò)多路選通開(kāi)關(guān)和CMOS的電平轉(zhuǎn) 換。其上的A/D芯片轉(zhuǎn)換速率為200kBPS。16比特雙極性輸出。最高位是符號(hào)位，1表示負(fù) 數(shù)；0表示正數(shù)。操作地址如表2所示。數(shù)據(jù)采集的操作過(guò)程為向多路開(kāi)關(guān)片選地址FF28H 輸入OOH-ira，通道選擇之后首先啟動(dòng)AD，即向地址FFOOH或FF08H寫入任意值，然后查詢 busy信號(hào)先變高再變低后即可讀數(shù)。先向FF28H地址送數(shù)，送D7位為1讀高8位，D7位為 0讀低8位。表2 數(shù)據(jù)采集地址 1553通訊芯片是一款智能的控制芯片，通訊軟核處理器通過(guò)對(duì)1553通訊芯片的 內(nèi)部寄存器和數(shù)據(jù)存儲(chǔ)區(qū)的讀寫就能完成與衛(wèi)星總線控制器(CTU)的通訊功能，通過(guò)1553 總線通訊，提供了高可靠性和高速率的數(shù)據(jù)傳輸，保證與地面的通訊通暢無(wú)阻。圖3是表示 本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制系統(tǒng)的數(shù)據(jù)信息流向 示意圖。該圖3的數(shù)據(jù)信息流向圖清楚地描述了整個(gè)通訊的數(shù)據(jù)流向。圖3所示，在中斷 程序中，總線通訊模塊由中斷的方式(由通訊軟核處理器的中斷程序完成)，總線通訊模塊 經(jīng)CMOS電平轉(zhuǎn)換從1553通訊芯片中讀取方式指令和總線下傳數(shù)據(jù)并組成工作參數(shù)幀，采 用刷新的方式寫入數(shù)據(jù)傳輸模塊的FIF02，等待測(cè)控軟核處理器來(lái)讀??；在主程序中，總線 通訊模塊由循環(huán)的方式(即通訊軟核處理器主程序中的大周期為一個(gè)循環(huán)周期)讀出數(shù)據(jù)傳輸模塊的由測(cè)控軟核處理器循環(huán)寫入FIFOl的遙感數(shù)據(jù)包，從遙感數(shù)據(jù)包中提取有效數(shù) 據(jù)組成載荷源包和工程參數(shù)幀(如圖3所示的上傳數(shù)據(jù)與指令響應(yīng))，并經(jīng)CMOS電平轉(zhuǎn)換 寫入1553通訊芯片的數(shù)據(jù)存儲(chǔ)區(qū)，然后置矢量寄存器的發(fā)送請(qǐng)求位通知1553通訊芯片，本 控制系統(tǒng)每個(gè)循環(huán)周期(2秒)給1553總線發(fā)送兩個(gè)遙感數(shù)據(jù)包，每包1024字節(jié)；每14秒 發(fā)送一次工程參數(shù)幀，每幀20個(gè)字節(jié)；總線控制模塊還將輻射計(jì)測(cè)控模塊產(chǎn)生的報(bào)警信號(hào) 與本模塊的報(bào)警信號(hào)合成后計(jì)數(shù)，累計(jì)8次報(bào)警后，經(jīng)LVDS發(fā)送芯片驅(qū)動(dòng)遙測(cè)信號(hào)變?yōu)楫?常；圖3所示所述測(cè)控軟核處理器由循環(huán)的方式向FIFOl寫入遙感數(shù)據(jù)包，等待總線通訊模 塊讀?。粶y(cè)控軟核處理器和總線通訊模塊都需要操作數(shù)據(jù)傳輸模塊的FIFO，通過(guò)TCM_USE 和RT_USE兩個(gè)握手信號(hào)進(jìn)行握手，防止同時(shí)操作同一個(gè)FIFO。另外，圖7是本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制 系統(tǒng)的控制流程圖。如圖7所示，本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理 及掃描控制系統(tǒng)的控制過(guò)程如下 1)當(dāng)衛(wèi)星總線控制器通過(guò)1553總線發(fā)送地面指令到各載荷設(shè)備時(shí)，指令中包含 有載荷設(shè)備編號(hào)，各載荷設(shè)備識(shí)別出自己的編號(hào)，把發(fā)送給自己編號(hào)的指令保存在所述通 訊芯片中，同時(shí)忽略掉不是發(fā)送給自己編號(hào)的指令；2)收到有效的指令后，所述通訊芯片經(jīng)CMOS電平轉(zhuǎn)換給所述FPGA芯片內(nèi)的總線 通訊模塊中的通訊軟核處理器發(fā)送一個(gè)中斷信號(hào)；3)所述通訊軟核處理器收到中斷信號(hào)后進(jìn)入中斷處理程序，經(jīng)CMOS電平轉(zhuǎn)換讀 取所述通訊芯片的中斷狀態(tài)寄存器，獲取中斷類別信息，讀取相應(yīng)的數(shù)據(jù)和處理相應(yīng)的指 令，把各指令和數(shù)據(jù)組成工作參數(shù)幀；4)所述通訊軟核處理器經(jīng)所述FPGA芯片內(nèi)的數(shù)據(jù)傳輸模塊將工作參數(shù)幀傳送給 所述FPGA芯片內(nèi)的測(cè)控軟核處理器，測(cè)控軟核處理器再把指令數(shù)據(jù)進(jìn)行解碼；5)所述測(cè)控軟核處理器依據(jù)指令執(zhí)行天線驅(qū)動(dòng)接口模塊、工作狀態(tài)控制模塊以及 數(shù)據(jù)采集和AGC控制模塊的動(dòng)作；6)當(dāng)衛(wèi)星總線控制器不發(fā)送衛(wèi)星總線指令時(shí)，所述測(cè)控軟核處理器將各個(gè)功能部 分的工作狀態(tài)(包括接收機(jī)的狀態(tài)，天線的轉(zhuǎn)動(dòng)模式和角度等)、已執(zhí)行過(guò)的指令、收到的 廣播消息和GPS數(shù)據(jù)、遙感觀測(cè)數(shù)據(jù)、溫度數(shù)據(jù)等組織成為遙感數(shù)據(jù)包；7)所述測(cè)控軟核處理器將組織好的遙感數(shù)據(jù)包經(jīng)數(shù)據(jù)傳輸模塊傳送給所述通訊 軟核處理器，所述通訊軟核處理器將有效數(shù)據(jù)提取，添加包頭包尾包序號(hào)等數(shù)據(jù)組織成為 衛(wèi)星總線控制器能夠識(shí)別的載荷源包；8)所述通訊軟核處理器將組織好的載荷源包寫入所述通訊芯片內(nèi)相應(yīng)的數(shù)據(jù)存 儲(chǔ)區(qū)，并置所述通訊芯片內(nèi)部的發(fā)送請(qǐng)求位為1，請(qǐng)求發(fā)送載荷源包數(shù)據(jù)；9)所述通訊芯片響應(yīng)發(fā)送請(qǐng)求，通過(guò)總線發(fā)送載荷源包至衛(wèi)星總線控制器，并置 所述通訊芯片內(nèi)部的發(fā)送請(qǐng)求位為0，清除發(fā)送請(qǐng)求。所述FPGA芯片包括總線通訊模塊、數(shù)據(jù)傳輸模塊、測(cè)控軟核處理器、天線驅(qū)動(dòng)接 口模塊、工作狀態(tài)控制模塊以及數(shù)據(jù)采集和AGC控制模塊，其中，總線通訊模塊，用中斷的方式，經(jīng)CMOS電平轉(zhuǎn)換通過(guò)1553通訊芯片接收衛(wèi)星控制 指令和狀態(tài)信息，將衛(wèi)星控制指令和狀態(tài)信息組成工作參數(shù)幀，采用刷新的方式寫入數(shù)據(jù) 傳輸模塊的FIF02，轉(zhuǎn)發(fā)給測(cè)控軟核處理器；讀出數(shù)據(jù)傳輸模塊的由測(cè)控軟核處理器循環(huán)寫入FIFOl的遙感數(shù)據(jù)包(數(shù)據(jù)包的長(zhǎng)度可以根據(jù)實(shí)際需要來(lái)定)；每個(gè)遙感數(shù)據(jù)包傳輸 周期經(jīng)CMOS電平轉(zhuǎn)換通過(guò)1553芯片向衛(wèi)星總線控制器發(fā)送兩個(gè)遙感數(shù)據(jù)包；每個(gè)工程參 數(shù)幀傳輸周期經(jīng)CMOS電平轉(zhuǎn)換通過(guò)1553芯片向衛(wèi)星總線控制器發(fā)送一次工程參數(shù)幀(工 程參數(shù)幀的長(zhǎng)度可以根據(jù)實(shí)際需要來(lái)定)；將輻射計(jì)測(cè)控模塊產(chǎn)生的報(bào)警信號(hào)與本模塊的 報(bào)警信號(hào)合成后計(jì)數(shù)，累計(jì)N (該值可以根據(jù)實(shí)際需要來(lái)定)次報(bào)警后，經(jīng)LVDS發(fā)送芯片驅(qū) 動(dòng)遙測(cè)信號(hào)變?yōu)楫惓?。?shù)據(jù)傳輸模塊，包括兩個(gè)先進(jìn)先出存儲(chǔ)器，其中FIFOl供測(cè)控軟核處理器采用循 環(huán)寫入的方式寫入數(shù)據(jù)源包，以備總線通訊模塊讀取；總線通訊模塊將衛(wèi)星控制指令和狀 態(tài)信息采用刷新的方式寫入FIF02，以備測(cè)控軟核處理器讀取。 天線驅(qū)動(dòng)接口模塊，翻譯測(cè)控軟核處理器輸出的從數(shù)據(jù)傳輸模塊的FIF02讀出的 工作參數(shù)幀中提取的天線控制指令，根據(jù)天線控制指令產(chǎn)生相應(yīng)的天線掃描驅(qū)動(dòng)控制電路 所需的控制信號(hào)，經(jīng)LVDS發(fā)送芯片輸出N(N為8的倍數(shù))位串行LVDS信號(hào)(低壓差分信 號(hào))，由于LVDS信號(hào)的抗干擾能力強(qiáng)，傳送速率最高可以達(dá)到IOOMbps ；每個(gè)循環(huán)周期經(jīng) LVDS接收芯片讀取(A+B+B)次{每個(gè)采樣點(diǎn)讀取一次，對(duì)地觀測(cè)時(shí)讀A(A的取值可以根據(jù) 實(shí)際需要來(lái)定)次，熱空定標(biāo)時(shí)讀B (B的取值可以根據(jù)實(shí)際需要來(lái)定)次，冷空定標(biāo)時(shí)讀 B(B的取值可以根據(jù)實(shí)際需要來(lái)定，冷空定標(biāo)的次數(shù)與熱空定標(biāo)的次數(shù)一致)}串行天線角 編碼和狀態(tài)信息并轉(zhuǎn)換為并行數(shù)據(jù)，詳見(jiàn)具體實(shí)施方式
第四段)，用于數(shù)據(jù)的后處理，輸入 信號(hào)為N(N為8的倍數(shù))位串行數(shù)據(jù)，轉(zhuǎn)換為N字節(jié)8位并行數(shù)據(jù)，經(jīng)LVDS接收芯片轉(zhuǎn)換 后的輸入為L(zhǎng)VTTL電平。工作狀態(tài)控制模塊，翻譯測(cè)控軟核處理器輸出的從數(shù)據(jù)傳輸模塊的FIF02讀出的 工作參數(shù)幀中提取的內(nèi)部控制指令，譯碼后產(chǎn)生兩個(gè)頻段共5個(gè)通道的接收機(jī)的開(kāi)關(guān)機(jī)信 號(hào)，經(jīng)CMOS電平轉(zhuǎn)換輸出到接收機(jī)前端控制接收機(jī)的通電和斷電，輸出負(fù)脈沖信號(hào)，輸出 電流> 180mA;同時(shí)實(shí)時(shí)更新各接收機(jī)的通電斷電狀態(tài)信息，供測(cè)控軟核處理器讀取寫入 遙感數(shù)據(jù)包。數(shù)據(jù)采集和AGC控制模塊和測(cè)控軟核處理器配合，每個(gè)循環(huán)周期經(jīng)數(shù)據(jù)采集板的 AD部分和CMOS轉(zhuǎn)換采集一次微波輻射計(jì)N(N的取值可以根據(jù)實(shí)際需要來(lái)定)通道的對(duì)地 觀測(cè)數(shù)據(jù)(詳見(jiàn)具體實(shí)施方式
第四段)，輸入模擬地觀測(cè)信號(hào)經(jīng)AD量化轉(zhuǎn)換和CMOS電平 轉(zhuǎn)換后，變?yōu)檫m用于FPGA處理的LVTTL信號(hào)，數(shù)據(jù)采集的速率由AD的速率來(lái)定，由于FPGA 軟核處理器的速度很快，最高可以達(dá)到100Mbps的速度；每個(gè)循環(huán)周期經(jīng)數(shù)據(jù)采集板的AD 部分和CMOS轉(zhuǎn)換采集一次熱輻射源(黑體)溫度測(cè)量數(shù)據(jù)和一次冷輻射源溫度測(cè)量數(shù)據(jù) (詳見(jiàn)具體實(shí)施方式
第四段)，用于系統(tǒng)定標(biāo)，輸入N(N的取值可以根據(jù)實(shí)際需要來(lái)定)路 模擬溫度定標(biāo)源信號(hào)經(jīng)AD量化轉(zhuǎn)換和CMOS電平轉(zhuǎn)換后，變?yōu)檫m用于FPGA處理的LVTTL信 號(hào)；每個(gè)循環(huán)周期經(jīng)數(shù)據(jù)采集板的AD部分和CMOS轉(zhuǎn)換采集一次儀器環(huán)境溫度測(cè)量數(shù)據(jù)， 監(jiān)測(cè)儀器內(nèi)部環(huán)境溫度變化，輸入N(N的取值可以根據(jù)實(shí)際需要來(lái)定)路模擬儀器環(huán)境溫 度信號(hào)經(jīng)AD量化轉(zhuǎn)換和CMOS電平轉(zhuǎn)換后，變?yōu)檫m用于FPGA處理的LVTTL信號(hào)；每個(gè)循環(huán) 周期經(jīng)數(shù)據(jù)采集板的AD部分和CMOS轉(zhuǎn)換采集一次AGC信號(hào)，輸入N(N的取值可以根據(jù)實(shí) 際需要來(lái)定)路模擬AGC信號(hào)經(jīng)AD量化轉(zhuǎn)換和CMOS電平轉(zhuǎn)換后，變?yōu)檫m用于FPGA處理的 LVTTL信號(hào)；通過(guò)測(cè)控軟核處理器從數(shù)據(jù)傳輸模塊的FIF02讀出的工作參數(shù)幀中提取衛(wèi)星 總線控制器通過(guò)1553B總線發(fā)送過(guò)來(lái)的AGC注入指令、數(shù)據(jù)和AGC自動(dòng)調(diào)整指令，產(chǎn)生AGC控制信號(hào)經(jīng)CMOS轉(zhuǎn)換和數(shù)據(jù)采集板的DA部分作DA轉(zhuǎn)換后輸出N(N的取值可以根據(jù)實(shí)際 需要來(lái)定)路模擬AGC信號(hào)，將系統(tǒng)增益控制在適當(dāng)范圍之內(nèi)。另外，圖8是本實(shí)用新型控制系統(tǒng)的FPGA芯片的總線通訊軟核處理器的主程序順 序流程圖。如圖8所示，總線通訊模塊的主程序順序流程包括a)系統(tǒng)開(kāi)機(jī)后，先進(jìn)行總線通訊模塊的初始化，其中包括通訊軟核處理器的初 始化、內(nèi)部RAM和外部RAM的初始化、通訊芯片的初始化以及FIF02的初始化等； b)判斷FIF02是否有可供讀取的遙感數(shù)據(jù)包，當(dāng)判斷出有可讀取的遙感數(shù)據(jù)包 時(shí)，則把FIF02的遙感數(shù)據(jù)包讀到通訊軟核處理器的RAM中并組成衛(wèi)星總線控制器可識(shí)別 的載荷源包等待發(fā)送；c)判斷通訊芯片的載荷源包存儲(chǔ)區(qū)是否為空，當(dāng)判斷出通訊芯片的載荷源包存儲(chǔ) 區(qū)為空且通訊軟核處理器的RAM中有等待發(fā)送的載荷源包時(shí)，開(kāi)始把載荷源包寫入通訊芯 片的載荷源包存儲(chǔ)區(qū)，并置位通訊芯片的載荷源包發(fā)送請(qǐng)求位為1，等待通訊芯片的響應(yīng)；d)判斷發(fā)送工程參數(shù)幀的14秒計(jì)時(shí)是否已到，如果判斷出14秒計(jì)時(shí)已到，則組織 工程參數(shù)幀寫入通訊芯片的工程參數(shù)幀存儲(chǔ)區(qū)，并置位通訊芯片的工程參數(shù)幀發(fā)送請(qǐng)求位 為1，等待通訊芯片的響應(yīng)。e)將中斷程序中讀取的指令數(shù)據(jù)等組成工作參數(shù)幀，寫入FIFOl中等待測(cè)控軟核 處理器讀取。圖9是本實(shí)用新型控制系統(tǒng)的FPGA芯片的總線通訊軟核處理器的中斷程序流程 圖。如圖9所示，總線通訊模塊的中斷過(guò)程如下a)所述通訊軟核處理器接收到所述通訊芯片發(fā)出的中斷信號(hào)后，進(jìn)入中斷程序。 首先開(kāi)始保護(hù)中斷現(xiàn)場(chǎng)，包括寄存器A，R0, Rl……，DPTR等；b)所述通訊軟核處理器讀取所述通訊芯片的中斷狀態(tài)寄存器和命令堆棧指針寄 存器，判斷中斷的類別，獲取相應(yīng)的指令類別、存儲(chǔ)地址和狀態(tài)字等信息。如果狀態(tài)字表示 接收消息完畢且無(wú)通訊錯(cuò)誤，則解析通訊芯片的命令字，并讀取通訊芯片的指令和數(shù)據(jù)到 通訊軟核處理器的RAM中等待寫入FIF01。然后更新通訊芯片的命令堆棧指針，在處理完所 有的消息后返回通訊軟核處理器的主程序。圖10是本實(shí)用新型控制系統(tǒng)的FPGA芯片的測(cè)控軟核處理器的測(cè)控流程圖。圖11 是本實(shí)用新型控制系統(tǒng)的FPGA芯片測(cè)控軟核處理器在正常工作模式的測(cè)控流程圖。圖12 是本實(shí)用新型控制系統(tǒng)的FPGA芯片的測(cè)控軟核處理器在故障工作模式的測(cè)控流程圖。如 圖10所示，系統(tǒng)開(kāi)機(jī)后，根據(jù)地面指令的數(shù)據(jù)注入識(shí)別出系統(tǒng)命令該裝置工作的模式，默 認(rèn)為正常工作模式，然后進(jìn)入相應(yīng)工作模式的循環(huán)程序。如系統(tǒng)判斷該裝置故障的情況下， 向該裝置發(fā)出切換到故障工作模式的指令，則該裝置切換到故障工作模式的循環(huán)程序。如 圖12所示，在故障工作模式下，該裝置只執(zhí)行采集對(duì)地觀測(cè)數(shù)據(jù)、熱源定標(biāo)數(shù)據(jù)、冷空定標(biāo) 數(shù)據(jù)打包下傳和執(zhí)行地面注入的指令。所以在通訊錯(cuò)誤的情況下本實(shí)用新型的控制系統(tǒng)仍 能在錯(cuò)誤模式下工作，并保存數(shù)據(jù)以備恢復(fù)時(shí)傳輸。如圖11所示，在正常工作模式下，觀測(cè)控制軟件負(fù)責(zé)微波輻射計(jì)前端及各通道的 電源控制、AGC的調(diào)整和設(shè)置、控制天線掃描驅(qū)動(dòng)機(jī)構(gòu)、以及數(shù)據(jù)采集等工作。初始化之后 按照天線對(duì)定標(biāo)區(qū)和對(duì)地觀測(cè)區(qū)的的掃描時(shí)序來(lái)進(jìn)行觀測(cè)。每個(gè)觀測(cè)周期的觀測(cè)順序是 熱源定標(biāo)區(qū)一冷空定標(biāo)區(qū)一對(duì)地觀測(cè)區(qū)一熱源定標(biāo)區(qū)。同時(shí)通過(guò)執(zhí)行內(nèi)部指令，天線控制指令、調(diào)節(jié)AGC等操作對(duì)系統(tǒng)的工作狀態(tài)加以控制。通過(guò)調(diào)整AGC的大小，使系統(tǒng)對(duì)熱源的 輸出低于9. 0V，對(duì)冷空的輸出高于1.0V。AGC的輸出經(jīng)過(guò)數(shù)據(jù)采集板的DA轉(zhuǎn)換，控制的數(shù) 據(jù)總線，地址總線和控制線同數(shù)據(jù)采集的總線一致，其操作的地址如表3所示，調(diào)整方式為 步進(jìn)式調(diào)整，調(diào)整的步進(jìn)間隔是2比特。表3 測(cè)控軟核處理器AGC操作地址 測(cè)控軟核處理器在工作過(guò)程中，通過(guò)接收并解釋執(zhí)行由地面注入的內(nèi)部指令來(lái)控 制各通道電源的開(kāi)關(guān)狀態(tài)。通過(guò)注入程控指令方式，地面每次只注入一條指令；通過(guò)數(shù)據(jù)注 入方式，每次可以注入多條指令。執(zhí)行多條注入指令時(shí)，按指令從前到后的排列順序執(zhí)行。 連續(xù)執(zhí)行多條指令時(shí)，指令間的時(shí)間間隔大于1秒鐘。根據(jù)地面注入的天線指令，來(lái)控制天 線開(kāi)始或者停止。內(nèi)部指令的操作為向相應(yīng)的地址及數(shù)據(jù)位發(fā)送邏輯1持續(xù)80ms士 10ms，連續(xù)執(zhí)行 多條指令，每條指令之間至少間隔1秒鐘時(shí)間延時(shí)。內(nèi)部指令的操作的數(shù)據(jù)地址總線同數(shù) 據(jù)采集的數(shù)據(jù)地址總線一致，其操作地址如表4所示。表4 測(cè)控軟件內(nèi)部指令操作地址 表5: 綜上所述，可以看出本實(shí)用新型的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及 掃描控制系統(tǒng)具有高可靠性、體積小、重量輕、功耗低、速度快等特點(diǎn)的，適用于系統(tǒng)可靠性 要求很高，同時(shí)對(duì)重量、體積、功耗又限制較大的系統(tǒng)。由于外圍電路具有LVDS和CMOS的 電平轉(zhuǎn)換，使該系統(tǒng)可以跟不同工藝的數(shù)據(jù)采集系統(tǒng)搭配工作和為遠(yuǎn)距離傳輸控制提供了 接口。系統(tǒng)易實(shí)現(xiàn)、易升級(jí)、易移植，具有較強(qiáng)的適應(yīng)性和可擴(kuò)展性，只需要更改FPGA內(nèi)部 的設(shè)計(jì)電路和兩個(gè)51軟核處理器的ROM程序，就可以適應(yīng)不同任務(wù)的具體要求。
權(quán)利要求一種采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制系統(tǒng)，包括通訊芯片、電平轉(zhuǎn)換電路、數(shù)據(jù)采集板接口以及天線驅(qū)動(dòng)接口插槽，其特征在于，還包括FPGA芯片，通過(guò)該FPGA芯片與所述通訊芯片、電平轉(zhuǎn)換電路和數(shù)據(jù)采集板配合來(lái)實(shí)現(xiàn)星載微波輻射計(jì)的系統(tǒng)控制，其中，所述通訊芯片在收到衛(wèi)星總線控制器通過(guò)與其連接的1553總線發(fā)送來(lái)的有效地面指令后，經(jīng)所述電平轉(zhuǎn)換電路向所述FPGA芯片發(fā)送處理信號(hào)，所述FPGA芯片接到處理信號(hào)并進(jìn)行處理后再經(jīng)過(guò)所述電平轉(zhuǎn)換電路發(fā)送指令到所述數(shù)據(jù)采集板接口以及天線驅(qū)動(dòng)接口插槽，從而完成包括數(shù)據(jù)采集、遙測(cè)、RAD控制、天線控制和總線通訊的微波輻射計(jì)的系統(tǒng)功能。
2.如權(quán)利要求1所述的采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制系統(tǒng)，其 特征在于，所述FPGA芯片包括總線通訊模塊、數(shù)據(jù)傳輸模塊、測(cè)控軟核處理器、天線驅(qū)動(dòng) 接口模塊、工作狀態(tài)控制模塊以及數(shù)據(jù)采集和AGC控制模塊，其中，所述總線通訊模塊，包括通訊軟核處理器和總線通訊接口，用于實(shí)現(xiàn)輻射計(jì)控制系統(tǒng) 跟地面的通訊功能；所述數(shù)據(jù)傳輸模塊，用于所述通訊軟核處理器和測(cè)控軟核處理器之間的數(shù)據(jù)包傳輸， 包括兩個(gè)先進(jìn)先出存儲(chǔ)器；所述測(cè)控軟核處理器，用于通過(guò)所述數(shù)據(jù)傳輸模塊接收所述總線通訊模塊傳送過(guò)來(lái)的 工作參數(shù)幀，提取衛(wèi)星總線控制器發(fā)送過(guò)來(lái)的各種指令；所述天線驅(qū)動(dòng)接口模塊，用于翻譯 所述測(cè)控軟核處理器輸出的從所述數(shù)據(jù)傳輸模塊讀出的工作參數(shù)幀中提取的天線控制指 令；所述工作狀態(tài)控制模塊，用于翻譯所述測(cè)控軟核處理器輸出的從所述數(shù)據(jù)傳輸模塊讀 出的工作參數(shù)幀中提取的內(nèi)部控制指令；所述數(shù)據(jù)采集和AGC控制模塊，用于翻譯所述測(cè) 控軟核處理器輸出的從所述數(shù)據(jù)傳輸模塊讀出的工作參數(shù)幀中提取的數(shù)據(jù)采集指令。
專利摘要本實(shí)用新型提供一種采用FPGA技術(shù)的星載微波輻射計(jì)數(shù)據(jù)處理及掃描控制系統(tǒng)。該系統(tǒng)包括FPGA芯片、通訊芯片、電平轉(zhuǎn)換電路、數(shù)據(jù)采集板接口以及天線驅(qū)動(dòng)接口插槽，通過(guò)FPGA芯片與通訊芯片、電平轉(zhuǎn)換電路和數(shù)據(jù)采集板配合來(lái)實(shí)現(xiàn)星載微波輻射計(jì)的系統(tǒng)控制，完成包括數(shù)據(jù)采集、遙測(cè)、RAD控制、天線控制和總線通訊的微波輻射計(jì)的系統(tǒng)功能。本實(shí)用新型的控制系統(tǒng)通過(guò)采用FPGA芯片來(lái)實(shí)現(xiàn)星載微波輻射計(jì)的控制電路部分，增加控制電路的集成性，組成的系統(tǒng)體積較小，功耗低，能適用于更高速率要求的數(shù)據(jù)處理而且可靠性高。并且由于FPGA的可編程性好，只需改動(dòng)FPGA內(nèi)部的程序，就可以適用于不同需求的微波輻射計(jì)控制系統(tǒng)。
文檔編號(hào)G01S1/02GK201589858SQ20092010778
公開(kāi)日2010年9月22日 申請(qǐng)日期2009年4月30日 優(yōu)先權(quán)日2009年4月30日
發(fā)明者孫茂華, 張升偉, 李靖, 黃瑩珠 申請(qǐng)人:中國(guó)科學(xué)院空間科學(xué)與應(yīng)用研究中心