專利名稱：合封芯片以及合封芯片測試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，具體涉及一種合封芯片以及合封芯片測試系統(tǒng)。
背景技術(shù)：
隨著芯片工藝的發(fā)展與演進(jìn)，芯片功能越來越復(fù)雜，芯片測試的難度也在不斷提升。目前，芯片制造領(lǐng)域通常使用ATE (Automatic Test Equipment,自動測試設(shè)備)來 檢測芯片內(nèi)集成電路功能的完整性，檢測集成電路功能的完整性是集成電路生產(chǎn)制造的最 后流程，用于確保集成電路生產(chǎn)制造的品質(zhì)。為了在復(fù)雜芯片上實現(xiàn)ATE測試功能，需要在設(shè)計階段就增加專門的額外電路用 于芯片測試，這種設(shè)計方法被稱為可測試性設(shè)計(Design For Test，DFT)。隨著芯片工藝提升，芯片面積不斷下降，當(dāng)芯片出貨量足夠大的時候，單芯片的制 造成本不斷下降，但ATE測試復(fù)雜度的上升要求測試儀器也隨之升級，測試時間也不斷增 長，最終導(dǎo)致測試成本不斷上升，因此，影響芯片成本的關(guān)鍵因素逐漸從芯片制造成本變?yōu)?了 ATE測試成本。系統(tǒng)級封裝(System in Package, SiP)是一種高度集成化、固件化的系統(tǒng)集成 技術(shù)。在最新的系統(tǒng)級封裝技術(shù)中，可以將微處理器、存儲器(例如=EPROM和DRAM)、 FPGA (Field-Programmable Gate Array，現(xiàn)場可編程門陣列)、電阻器、電容和電感器合并 在一個容納多達(dá)四或五個裸片的封裝中。系統(tǒng)級封裝技術(shù)不僅可以大大縮短產(chǎn)品開發(fā)上市 時間，而且可以有效降低板級設(shè)計復(fù)雜度，縮短信號延遲時間、降低噪音并減少電容效應(yīng)， 使信號速度更快。功率消耗也較低。如圖1所示，現(xiàn)有的采用系統(tǒng)級封裝而成的合封芯片，包括第一裸片1、第二裸片 2、至少兩路合封管腳4、基板5以及罩設(shè)于第一裸片1、第二裸片2以及基板5兩個側(cè)面的 其中一個側(cè)面上的外殼9，一路合封管腳4包括至少一個合封管腳4，其中第一裸片1、第二裸片2分別通過導(dǎo)線50與合封管腳4相連；第一裸片1內(nèi)部功能電路與第二裸片2的內(nèi)部功能電路通過數(shù)據(jù)傳輸線相連；第一裸片1的內(nèi)部功能電路以數(shù)字邏輯為主，這種裸片也被稱為主處理器數(shù)字裸 片(或稱主控制器裸片，“裸片”英文為Die)，第二裸片2的內(nèi)部功能電路以模擬邏輯為 主，這種裸片也被稱為模擬裸片；第一裸片1以及第二裸片2固定于基板5兩個側(cè)面的其中一個側(cè)面上，合封管腳4 固設(shè)于基板5兩個側(cè)面的其中另一個側(cè)面上即遠(yuǎn)離外殼9的側(cè)面上，合封管腳4延伸出基 板5之外；一路合封管腳4與第一裸片1的內(nèi)部功能電路相連，一路合封管腳4與第二裸片 2的內(nèi)部功能電路相連。正常使用采用系統(tǒng)級封裝而成的合封芯片時，將合封管腳與外部設(shè)備相連，第一 裸片的內(nèi)部功能電路可以通過與外部設(shè)備相連的合封管腳對外部設(shè)備發(fā)送控制指令或數(shù)據(jù)處理結(jié)果等正常功能信號，從而控制外部設(shè)備完成各種操作或?qū)ν獠吭O(shè)備輸出數(shù)據(jù)處理 結(jié)果。同時，第一裸片的內(nèi)部功能電路還可以對第二裸片的內(nèi)部功能電路發(fā)送控制指令或 數(shù)據(jù)處理結(jié)果等正常功能信號，從而控制第二裸片的內(nèi)部功能電路，使得第二裸片的內(nèi)部 功能電路完成相應(yīng)的操作或?qū)崿F(xiàn)相應(yīng)的功能。 測試上述采用系統(tǒng)級封裝而成的合封芯片時，將合封管腳與測試設(shè)備(例如 ATE)相連，測試設(shè)備通過一路合封管腳與第二裸片的內(nèi)部功能電路相連，可以通過該路合 封管腳完成對第二裸片的內(nèi)部功能電路部分功能的測試，但對于第二裸片的內(nèi)部功能電路 與第一裸片的內(nèi)部功能電路相關(guān)的功能(例如數(shù)據(jù)傳輸線的傳輸性能、第二裸片的內(nèi)部 功能電路與第一裸片的內(nèi)部功能電路之間的交互能力，對第一裸片的內(nèi)部功能電路發(fā)出的 正常功能信號的響應(yīng)能力)無法測試。為達(dá)到對第二裸片的內(nèi)部功能電路與第一裸片的內(nèi)部功能電路的相關(guān)功能的測 試，進(jìn)而實現(xiàn)對第二裸片的內(nèi)部功能電路的全面測試，現(xiàn)有技術(shù)中主要存在以下兩種方 法一種方法是通過第一裸片構(gòu)造第二裸片的測試向量，實現(xiàn)裸片間的交互、聯(lián)合處 理測試，即在合封芯片上，通過現(xiàn)有的合封管腳對第一裸片的內(nèi)部功能電路輸入測試向量、 構(gòu)造相應(yīng)的功能向量，然后再由第一裸片的內(nèi)部功能電路通過數(shù)據(jù)傳輸線將第一裸片的內(nèi) 部功能電路所構(gòu)造的測試向量輸入第二裸片的內(nèi)部功能電路，從而實現(xiàn)對第二裸片功能和 性能的全面測試。現(xiàn)有技術(shù)中所使用的上述測試方法至少存在以下缺陷一方面，該方法中用于測試第二裸片性能的測試向量的構(gòu)造難度很大，耗費時間 較多，導(dǎo)致調(diào)試時間增加、成本上升；另一方面，過于復(fù)雜的測試向量會導(dǎo)致測試的覆蓋率下降，使得問題芯片漏測幾 率增大，同樣會導(dǎo)致最終成本的上升。如圖1和圖2所示，為了降低現(xiàn)有技術(shù)中上述方法一的測試難度，現(xiàn)有技術(shù)中采用 了如下的方法二在合封芯片上原有的合封管腳4的基礎(chǔ)上，增加合封管腳4的數(shù)量，將第一裸片1 的內(nèi)部功能電路10與第二裸片2的內(nèi)部功能電路20之間數(shù)據(jù)傳輸線與新增加的合封管腳 4相連，將第二裸片2的內(nèi)部功能電路20與第一裸片1的內(nèi)部功能電路10之間交互的互聯(lián) 信號通過新增加的合封管腳4引出至測試設(shè)備(例如ATE) 12，同時，測試設(shè)備12通過新增 加的合封管腳4以及數(shù)據(jù)傳輸線對第二裸片2發(fā)送裸片測試信號，第二裸片2的內(nèi)部功能 電路20接收到裸片測試信號之后會產(chǎn)生反饋信號；測試設(shè)備12可以通過新增加的連接于 數(shù)據(jù)傳輸線上的合封管腳4接收互聯(lián)信號，通過與第二裸片2相連的合封管腳4接收反饋 信號，并根據(jù)互聯(lián)信號和/或反饋信號判斷第二裸片2的內(nèi)部功能電路20的性能。這樣，測試設(shè)備12可以直接通過新增加的合封管腳4以及合封芯片上原有的合封 管腳4實現(xiàn)對第二裸片2的內(nèi)部功能電路20的直接測試，由于測試過程中無需構(gòu)造測試向 量，所以解決了向量構(gòu)造復(fù)雜、向量生成和調(diào)試的難度過大等技術(shù)問題。本發(fā)明人在實現(xiàn)本發(fā)明的過程中發(fā)現(xiàn)，現(xiàn)有技術(shù)雖然解決了向量構(gòu)造復(fù)雜的技術(shù) 問題，但至少存在以下問題 現(xiàn)有技術(shù)中需要增加合封管腳4的數(shù)量，通過新增加的合封管腳4將互聯(lián)信號引出至測試設(shè)備12，并將裸片測試信號從數(shù)據(jù)傳輸線發(fā)送至第二裸片2，由于互聯(lián)信號以及 裸片測試信號的數(shù)目往往都非常多，如果將這些互聯(lián)信號全部通過新增加的合封管腳4引 出，且裸片測試信號全部通過增加的合封管腳4輸入，必然需要增加合封芯片上合封管腳 4的數(shù)目，而合封芯片的基板的面積以及基板周邊的空間極為有限，增加合封管腳4的數(shù)量 不僅會增加合封芯片以及與合封管腳4相連的外部設(shè)備的硬件設(shè)計的難度，而且增加合封 管腳4的操作工藝復(fù)雜、難度較大，最終導(dǎo)致合封芯片的封裝測試成本比較高。

發(fā)明內(nèi)容
本發(fā)明實施例提供了一種合封芯片以及設(shè)置有該合封芯片的合封芯 片測試系統(tǒng)， 解決了現(xiàn)有的合封芯片封裝測試成本比較高的技術(shù)問題。為達(dá)到上述目的，本發(fā)明的實施例采用如下技術(shù)方案該合封芯片，包括第一裸片、至少一個第二裸片、橋接電路以及至少三路合封管 腳，其中所述第一裸片的內(nèi)部功能電路至少與一路所述合封管腳相連，所述橋接電路至少 與一路所述合封管腳相連，每個所述第二裸片的內(nèi)部功能電路至少與一路所述合封管腳相 連；所述第一裸片為主處理器數(shù)字裸片，且所述第一裸片的內(nèi)部功能電路與所述第二 裸片的內(nèi)部功能電路通過數(shù)據(jù)傳輸線相連；所述橋接電路用于從與所述橋接電路相連的一路所述合封管腳接收控制指令，并 根據(jù)所述控制指令，接收從與所述第一裸片的內(nèi)部功能電路相連的一路所述合封管腳輸入 的裸片測試信號，將所述裸片測試信號傳輸至所述第二裸片的內(nèi)部功能電路，或根據(jù)所述 控制指令將所述第一裸片的內(nèi)部功能電路發(fā)出的正常功能信號傳輸至所述第二裸片的內(nèi) 部功能電路；和/或，所述橋接電路用于從與所述橋接電路相連的一路所述合封管腳接收所述 控制指令，根據(jù)所述控制指令將所述第二裸片的內(nèi)部功能電路通過所述數(shù)據(jù)傳輸線與所述 第一裸片的內(nèi)部功能電路進(jìn)行交互的互聯(lián)信號從與所述橋接電路相連的一路所述合封管 腳輸出，或根據(jù)所述控制指令將所述第一裸片發(fā)出的正常功能信號所述從與所述橋接電路 相連的一路所述合封管腳輸出。該合封芯片測試系統(tǒng)，包括合封芯片以及芯片測控裝置，所述合封芯片包括第一 裸片、至少一個第二裸片、橋接電路以及至少三路合封管腳，其中所述第一裸片的內(nèi)部功能電路至少與一路所述合封管腳相連，所述橋接電路至少 與一路所述合封管腳相連，每個所述第二裸片的內(nèi)部功能電路至少與一路所述合封管腳相 連；所述第一裸片為主處理器數(shù)字裸片，且所述第一裸片的內(nèi)部功能電路與所述第二 裸片的內(nèi)部功能電路通過數(shù)據(jù)傳輸線相連；所述橋接電路用于從與所述橋接電路相連的一路所述合封管腳接收控制指令，并 根據(jù)所述控制指令，接收從與所述第一裸片的內(nèi)部功能電路相連的一路所述合封管腳輸入 的裸片測試信號，將所述裸片測試信號傳輸至所述第二裸片的內(nèi)部功能電路，或根據(jù)所述 控制指令將所述第一裸片的內(nèi)部功能電路發(fā)出的正常功能信號傳輸至所述第二裸片的內(nèi)部功能電路；和/或，所述橋接電路用于從與所述橋接電路相連的一路所述合封管腳接收所述控制指令，根據(jù)所述控制指令將所述第二裸片的內(nèi)部功能電路通過所述數(shù)據(jù)傳輸線與所述 第一裸片的內(nèi)部功能電路進(jìn)行交互的互聯(lián)信號從與所述橋接電路相連的一路所述合封管 腳輸出，或根據(jù)所述控制指令將所述第一裸片發(fā)出的正常功能信號所述從與所述橋接電路 相連的一路所述合封管腳輸出；所述芯片測控裝置與所述合封管腳相連，其中所述芯片測控裝置用于通過與所述橋接電路相連的一路所述合封管腳對所述橋接電路發(fā)送所述控制指令，對與第一裸片的內(nèi)部功能電路相連的一路所述合封管腳輸入所 述裸片測試信號和/或從與所述橋接電路相連的一路所述合封管腳接收所述互聯(lián)信號；所述第二裸片的內(nèi)部功能電路接收到所述裸片測試信號之后會產(chǎn)生反饋信號；所述芯片測控裝置還用于通過與所述第二裸片的內(nèi)部功能電路相連的一路所述 合封管腳接收所述反饋信號，并根據(jù)所述互聯(lián)信號和/或所述反饋信號判斷所述第二裸片 內(nèi)部功能電路與所述第一裸片的內(nèi)部功能電路相關(guān)的功能的性能。與現(xiàn)有技術(shù)相比，本發(fā)明所提供上述兩個技術(shù)方案中的任一技術(shù)方案均能產(chǎn)生如 下技術(shù)效果由于本發(fā)明實施例中合封芯片內(nèi)設(shè)置有橋接電路，當(dāng)芯片測控裝置與合封管腳相 連時，芯片測控裝置可以實現(xiàn)對第二裸片性能的全面檢測；芯片測控裝置用于輸入裸片測 試信號、接收互聯(lián)信號以及反饋信號的合封管腳，本身是用于在外部設(shè)備與第一裸片的內(nèi) 部功能電路、第二裸片的內(nèi)部功能電路之間傳輸正常功能信號的，與現(xiàn)有技術(shù)方法二相比， 本實施例無需通過新增加的合封管腳將互聯(lián)信號引出至測試設(shè)備，也無需通過新增加的合 封管腳將裸片測試信號從數(shù)據(jù)傳輸線發(fā)送至第二裸片；由于本發(fā)明實施例中所增加的用于輸入控制指令的一路合封管腳通常僅需一個 或幾個合封管腳即可，與現(xiàn)有技術(shù)相比本實施例合封芯片上新增的合封管腳的數(shù)目要少的 多，而且設(shè)置橋接電路的硬件設(shè)計難度遠(yuǎn)低于增加合封管腳硬件設(shè)計的難度，所以降低了 合封芯片以及與合封管腳相連的外部設(shè)備的硬件設(shè)計的難度，進(jìn)而解決了現(xiàn)有的合封芯片 封裝測試成本比較高的技術(shù)問題。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可 以根據(jù)這些附圖獲得其他的附圖。圖1為現(xiàn)有的采用系統(tǒng)級封裝技術(shù)封裝而成的合封芯片一種內(nèi)部結(jié)構(gòu)的示意圖；圖2為圖1所示現(xiàn)有的合封芯片與測試設(shè)備的連接關(guān)系示意圖；圖3為本發(fā)明的實施例所提供的合封芯片內(nèi)部各部件的連接關(guān)系的一種實施方 式的示意圖；圖4為本發(fā)明的實施例所提供的合封芯片內(nèi)部各部件的連接關(guān)系的又一種實施 方式的示意圖5為通過芯片測控裝置測試本發(fā)明實施例所提供的一種合封芯片的一張電路 連接示意圖；圖6為通過芯片測控裝置測試本發(fā)明實施例所提供的又一種合封芯片的一張電 路連接示意圖；圖7為通過芯片測控裝置測試本發(fā)明實施例所提供的再一種合封芯片的一張電 路連接示意圖；圖8為通過芯片測控裝置測試本發(fā)明實施例所提供的再一種合封芯片的一張電路連接示意圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；?本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他 實施例，都屬于本發(fā)明保護(hù)的范圍。本發(fā)明實施例提供了一種合封芯片封裝測試成本比較低、測試覆蓋率較高的合封 芯片以及合封芯片測試系統(tǒng)。如圖3和圖4所示，本發(fā)明實施例所提供的合封芯片，包括第一裸片1、至少一個第 二裸片2、橋接電路6以及至少三路合封管腳4，其中第一裸片1的內(nèi)部功能電路10至少與一路合封管腳4相連，橋接電路6至少與一 路合封管腳4相連，每個第二裸片2的內(nèi)部功能電路20至少與一路合封管腳4相連；第一裸片1為主處理器數(shù)字裸片，且第一裸片1的內(nèi)部功能電路10與第二裸片2 的內(nèi)部功能電路20通過數(shù)據(jù)傳輸線5相連；橋接電路6用于從與橋接電路6相連的一路合封管腳4接收控制指令，并根據(jù)控 制指令，接收從與第一裸片ι的內(nèi)部功能電路10相連的一路合封管腳4輸入的裸片測試信 號，將裸片測試信號傳輸至第二裸片2的內(nèi)部功能電路20，或根據(jù)控制指令將第一裸片1的 內(nèi)部功能電路10發(fā)出的正常功能信號傳輸至第二裸片2的內(nèi)部功能電路20 ；和/或，橋接電路6用于從與橋接電路6相連的一路合封管腳4接收控制指令，根 據(jù)控制指令將第二裸片2的內(nèi)部功能電路20通過數(shù)據(jù)傳輸線5與第一裸片1的內(nèi)部功能 電路10進(jìn)行交互的互聯(lián)信號從與橋接電路6相連的一路合封管腳4輸出，或根據(jù)控制指令 將第一裸片1發(fā)出的正常功能信號從與橋接電路6相連的一路合封管腳4輸出。由于本發(fā)明實施例中合封芯片內(nèi)設(shè)置有橋接電路6，當(dāng)如圖5或圖7或圖8任一所 示的芯片測控裝置8與合封管腳4相連時，芯片測控裝置8可以通過與橋接電路6相連的 一路合封管腳4對橋接電路6發(fā)送控制指令，對與第一裸片1的內(nèi)部功能電路10相連的一 路合封管腳4輸入裸片測試信號和/或從與橋接電路6相連的一路合封管腳4接收互聯(lián)信 號；第二裸片2的內(nèi)部功能電路20接收到裸片測試信號之后會產(chǎn)生反饋信號；芯片測控裝 置8可以通過與第二裸片2的內(nèi)部功能電路20相連的一路合封管腳4接收反饋信號，并根 據(jù)互聯(lián)信號以及反饋信號判斷第二裸片2內(nèi)部功能電路與第一裸片1的內(nèi)部功能電路10 相關(guān)的功能的性能，進(jìn)而實現(xiàn)對第二裸片2性能的全面檢測；因為芯片測控裝置8用于輸入裸片測試信號、接收互聯(lián)信號以及反饋信號的合封管腳4，本身是用于在外部設(shè)備與第一裸片1的內(nèi)部功能電路10、第二裸片2的內(nèi)部功能 電路20之間傳輸正常功能信號，進(jìn)而實現(xiàn)該合封芯片的正常功能的，與現(xiàn)有技術(shù)方法二相 比，本實施例無需通過新增加的合封管腳4將互聯(lián)信號引出至測試設(shè)備81，也無需通過新 增加的合封管腳4將裸片測試信號從數(shù)據(jù)傳輸線5發(fā)送至第二裸片2 ；由于現(xiàn)有技術(shù)中互聯(lián)信號以及裸片測試信號的數(shù)目往往都非常多，需要增加的合 封管腳4的個數(shù)也相當(dāng)多，而本發(fā)明實施例中所增加的用于輸入控制指令的一路合封管腳 4通常僅需一個或幾個合封管腳4即可，可見，與現(xiàn)有技術(shù)相比本實施例中合封芯片上新增 的合封管腳4的數(shù)目要少的多，所以可以使合封芯片內(nèi)基板的面積以及基板周邊的空間更 為充裕，同時，因為設(shè)置橋接電路6的硬件設(shè)計難度遠(yuǎn)低于增加合封管腳4硬件設(shè)計的難 度，所以降低了合封芯片以及與合封管腳4相連的外部設(shè)備的硬件設(shè)計的難度，解決了現(xiàn) 有的合封芯片封裝測試成本比較高的技術(shù)問題。橋接電路6至少與兩路合封管腳4相連，控制指令由其中一路合封管腳4接收，互 聯(lián)信號或第一裸片1發(fā)出的正常功能信號由其中的另一路合封管腳4輸出。本實施例中合封芯片內(nèi)接收控制指令的合封管腳4與輸出互聯(lián)信號或第一裸片1 發(fā)出的正常功能信號的合封管腳4分開設(shè)置可以避免信號干擾，同時，當(dāng)合封管腳4與芯片 測控裝置8相連時，芯片測控裝置8可以在輸入控制指令的同時，接收互聯(lián)信號或第一裸片 1發(fā)出的正常功能信號。當(dāng)然，本實施例中合封芯片內(nèi)接收控制指令的合封管腳4與輸出互聯(lián)信號或第一 裸片1發(fā)出的正常功能信號的合封管腳4也可以為同一合封管腳4。此時，當(dāng)合封管腳4與 芯片測控裝置8相連時，芯片測控裝置8可以在不同的時間段內(nèi)使用同一合封管腳4輸入 控制指令、接收互聯(lián)信號或第一裸片1發(fā)出的正常功能信號。如圖5、圖7和圖8所示，橋接電路6設(shè)置于第一裸片1內(nèi)。由于第一裸片1為主 處理器數(shù)字裸片，現(xiàn)有的部分主處理器數(shù)字裸片中存在橋接電路，雖然，現(xiàn)有的部分主處理 器數(shù)字裸片中的橋接電路不是應(yīng)用于測試芯片，但可以將其進(jìn)行改造，改造芯片的成本與 在一個新的芯片上增加橋接電路6的成本相比更低，所以本發(fā)明實施例可以選用存在橋接 電路的主處理器數(shù)字裸片作為第一裸片1，從而進(jìn)一步降低合封芯片的封裝測試成本。當(dāng)然，本實施例中橋接電路6也可以設(shè)置于第二裸片2內(nèi)或如圖6所示設(shè)置于第 一裸片1與第二裸片2之間?？刂浦噶顬楦叩碗娖礁袷?。高低電平格式的控制指令具有高電平(記錄為1)、底 電平(記錄為0)兩種狀態(tài)，具有不失真、反應(yīng)靈敏的特點。當(dāng)然，本實施例中控制指令也 可以為高低電平格式之外的其他格式。如圖5所示，橋接電路6包括第一選擇器61，接收控制指令的一路合封管腳4與第 一選擇器61的使能管腳相連，其中第一選擇器61的其中一個輸入管腳連接于與第一裸片1的內(nèi)部功能電路10相連 的一路合封管腳4上，該輸入管腳用于從合封管腳4接收裸片測試信號；第一選擇器61的其中另一個輸入管腳與第一裸片1的內(nèi)部功能電路10相連，用 于接收第一裸片1的內(nèi)部功能電路10發(fā)出的正常功能信號；第一選擇器61的使能管腳用于從與其相連的一路合封管腳4接收控制指令，并根 據(jù)其上的使能管腳上電平的高低選擇其上的其中一個輸入管腳與第一選擇器61的輸出管腳之間的數(shù)據(jù)傳輸通路導(dǎo)通；第一選擇器61的輸出管腳與第二裸片2的內(nèi)部功能電路20相連，用于將裸片測 試信號或第一裸片1發(fā)出的正常功能信號傳輸至第二裸片2的內(nèi)部功能電路20。當(dāng)對與第一選擇器61的使能管腳相連的合封管腳4即接收控制指令的一路合封 管腳4輸入高電平時，第一選擇器61的使能管腳從合封管腳4接收到高電平信號后，第一 選擇器61的兩條輸入管腳中連接于與第一裸片1的內(nèi)部功能電路10的輸入端口相連的合 封管腳4上的輸入管腳與第一選擇器61的輸出管腳之間的數(shù)據(jù)傳輸通路導(dǎo)通，此時，芯片 測控裝置8便可以從合封管腳4對第二裸片2發(fā)送裸片測試信號；當(dāng)對與第一選擇器61的使能管腳相連的合封管腳4輸入低電平時，第一選擇器61 的使能管腳從合封管腳4接收到低電平信號后，第一選擇器61上與第一裸片1的內(nèi)部功能 電路10相連的另一條輸入管腳與第一選擇器61的輸出管腳之間的數(shù)據(jù)傳輸通路導(dǎo)通，此 時，第一裸片1的內(nèi)部功能電路10發(fā)出的正常功能信號可以通過第一選擇器61傳輸至第 二裸片2。如圖7所示，橋接電路6包括第二選擇器62，接收控制指令的一路合封管腳4與第 二選擇器62的使能管腳相連，輸出互聯(lián)信號或第一裸片1發(fā)出的正常功能信號的一路合封 管腳4與第二選擇器62的輸出管腳相連，其中第二選擇器62的其中一個輸入管腳與數(shù)據(jù)傳輸線5相連，用于接收第二裸片2的 內(nèi)部功能電路20通過數(shù)據(jù)傳輸線5輸出至第一裸片1的內(nèi)部功能電路10的互聯(lián)信號；第二選擇器62的其中另一個輸入管腳與第一裸片1的內(nèi)部功能電路10相連，用 于接收第一裸片1的內(nèi)部功能電路10發(fā)出的正常功能信號；第二選擇器62的使能管腳用于從與其相連的一路合封管腳4接收控制指令，并根 據(jù)使能管腳上電平的高低選擇其上的其中一個輸入管腳與輸出管腳之間的數(shù)據(jù)傳輸通路 導(dǎo)通；第二選擇器62的輸出管腳用于將互聯(lián)信號或正常功能信號從與其相連的一路合 封管腳4輸出。當(dāng)對與第二選擇器62的使能管腳相連的合封管腳4即接收控制指令的一路合封 管腳4輸入高電平時，第二選擇器62的使能管腳從合封管腳4接收到高電平信號時，第二 選擇器62的兩個輸入管腳中與數(shù)據(jù)傳輸線5相連的輸入管腳與第二選擇器62的輸出管腳 之間的數(shù)據(jù)傳輸通路導(dǎo)通，此時，第二裸片2的內(nèi)部功能電路20輸出至第一裸片1的內(nèi)部 功能電路10的互聯(lián)信號便可以通過第二選擇器62的輸出管腳合封管腳4輸出；當(dāng)芯片測 控裝置8與第二選擇器62的輸出管腳相連時，芯片測控裝置8便可以通過合封管腳4接收 第二裸片2的內(nèi)部功能電路20通過數(shù)據(jù)傳輸線5輸出至第一裸片1的內(nèi)部功能電路10的 互聯(lián)信號；當(dāng)對與第二選擇器62的使能管腳相連的合封管腳4即接收控制指令的一路合封 管腳4輸入低電平時，第二選擇器62的使能管腳從合封管腳4接收到低電平信號，第二選 擇器62上與第一裸片1的內(nèi)部功能電路10的輸出端口相連的輸入管腳與第二選擇器62 的輸出管腳之間的數(shù)據(jù)傳輸通路導(dǎo)通，此時，第一裸片1的內(nèi)部功能電路10便可以通過第 二選擇器62的輸出管腳將正常功能信號從合封管腳4輸出。當(dāng)外部設(shè)備與第二選擇器62 的輸出管腳相連時，便可以通過合封管腳4接收第一裸片1的內(nèi)部功能電路10輸出的正常功能信號。由于本實施例中合封管腳4分別與第一裸片1的內(nèi)部功能電路10、第二裸片2的 內(nèi)部功能電路20以及橋接電路6相連，當(dāng)芯片測控裝置8連接于與第二裸片2的內(nèi)部功能 電路20相連的合封管腳4上時，因為不同類型的第二裸片2的內(nèi)部功能電路20需要測試 的功能和性能不同，對于部分第二裸片2的內(nèi)部功能電路20，僅需要對其輸入裸片測試信 號，芯片測控裝置8便可以通過與第二裸片2的內(nèi)部功能電路20相連的合封管腳4來檢測 第二裸片2的內(nèi)部功能電路20是否接收到了裸片測試信號以及第二裸片2的內(nèi)部功能電 路20對裸片測試信號的反應(yīng)，完成對第二裸片2的內(nèi)部功能電路20的測試；同理，對于部分第二裸片2的內(nèi)部功能電路20，僅需要檢測第二裸片2的內(nèi)部功能 電路20通過數(shù)據(jù)傳輸線5輸出至第一裸片1的內(nèi)部功能電路10的互聯(lián)信號便可以完成對 第二裸片2的內(nèi)部功能電路20的檢測，所以本實施例中橋接電路6既可以既包括第一選擇 器61，又包括第二選擇器62，還可以僅包括第一選擇器61、第二選擇器62其中之一。如圖8所示，橋接電路6包括第三選擇器63、第四選擇器64、第五選擇器65以及 電路選通器件66，第一裸片1的內(nèi)部功能電路10至少與兩路合封管腳4相連，接收控制指 令的一路合封管腳4分別與第三選擇器63、第四選擇器64以及第五選擇器65的使能管腳 相連，輸出互聯(lián)信號或第一裸片1發(fā)出的正常功能信號的一路合封管腳4與第三選擇器63 的輸出管腳相連，其中第三選擇器63其中一個輸入管腳與第一裸片1的內(nèi)部功能電路10相連，該輸入 管腳用于接收第一裸片1的內(nèi)部功能電路10發(fā)出的正常功能信號；第三選擇器63的其中另一個輸入管腳與數(shù)據(jù)傳輸線5相連，該輸入管腳用于從數(shù) 據(jù)傳輸線5接收互聯(lián)信號或從數(shù)據(jù)傳輸線5接收第一裸片1的內(nèi)部功能電路10通過數(shù)據(jù) 傳輸線5發(fā)送給第二裸片2的內(nèi)部功能電路20的正常功能信號；第四選擇器64的輸出管腳與電路選通器件66的輸入端相連，第四選擇器64的其 中一個輸入管腳與第一裸片1的內(nèi)部功能電路10相連，該輸入管腳用于接收第一裸片1的 內(nèi)部功能電路10發(fā)送給第二裸片2的內(nèi)部功能電路20的正常功能信號；第四選擇器64的其中另一個輸入管腳連接于與第一裸片1的內(nèi)部功能電路10相 連的一路合封管腳4上，該輸入管腳用于接收從該路合封管腳4輸入的裸片測試信號；第五選擇器65的輸出管腳與電路選通器件66的控制端相連，第五選擇器65的其 中一個輸入管腳與第一裸片1的內(nèi)部功能電路10相連，該輸入管腳用于接收第一裸片1的 內(nèi)部功能電路10發(fā)出的導(dǎo)通控制指令；第五選擇器65的其中另一個輸入管腳連接于與第一裸片1的內(nèi)部功能電路10相 連的另一路合封管腳4上，該輸入管腳用于接收從該路合封管腳4輸入的導(dǎo)通控制指令；電路選通器件66的輸出端與數(shù)據(jù)傳輸線5相連，電路選通器件66用于通過其控 制端從第五選擇器65的輸出管腳接收導(dǎo)通控制指令，并根據(jù)導(dǎo)通控制指令控制電路選通 器件66的輸入端與電路選通器件66的輸出端之間的數(shù)據(jù)傳輸通路是否導(dǎo)通；第三選擇器63、第四選擇器64以及第五選擇器65均用于根據(jù)其各自的使能管腳 上電平的高低選擇其各自的其中一個輸入管腳與其各自的輸出管腳之間的數(shù)據(jù)傳輸通路 導(dǎo)通。需要對該第二裸片2的內(nèi)部功能電路20進(jìn)行測試時，對分別與第三選擇器63、第四選擇器64以及第五選擇器65的使能管腳相連的合封管腳4輸入低電平，此時，第三選擇器63上與數(shù)據(jù)傳輸線5相連的輸入管腳與第三選擇器63輸出端之間的 數(shù)據(jù)傳輸通路導(dǎo)通，第一裸片1的內(nèi)部功能電路10與第二裸片2的內(nèi)部功能電路20之間 所交互的互聯(lián)信號，便可以通過第三選擇器63輸出至合封管腳4 ；第四選擇器64連接于與第一裸片1的內(nèi)部功能電路10相連的合封管腳4上的輸 入管腳與第四選擇器64輸出端之間的數(shù)據(jù)傳輸通路導(dǎo)通，第四選擇器64可以從合封管腳4 上接收裸片測試信號，將裸片測試信號輸入電路選通器件66的輸入端，通過電路選通器件 66可以將裸片測試信號輸入第二裸片2的內(nèi)部功能電路20 ；第五選擇器65連接于與第一裸片1的內(nèi)部功能電路10相連的合封管腳4上的輸 入管腳與第五選擇器65輸出端之間的數(shù)據(jù)傳輸通路導(dǎo)通，可通過該合封管腳4輸入導(dǎo)通控 制指令，控制電路選通器件66是否將裸片測試信號輸入第二裸片2的內(nèi)部功能電路20，若 使得裸片測試信號輸入第二裸片2的內(nèi)部功能電路20，則可以完成對該第二裸片2的內(nèi)部 功能電路20的測試。需要正常使用該合封芯片時，對分別與第三選擇器63、第四選擇器64以及第五選 擇器65的使能管腳相連的合封管腳4輸入高電平，此時，第三選擇器63上與第一裸片1的內(nèi)部功能電路10相連的輸入管腳與第三選擇器 63輸出端之間的數(shù)據(jù)傳輸通路導(dǎo)通，此時，第一裸片1的內(nèi)部功能電路10可以通過第三選 擇器63將正常功能信號從與第三選擇器63輸出端相連的合封管腳4輸出，若此時，與第三 選擇器63輸出端相連的合封管腳4與外部設(shè)備相連，則第一裸片1的內(nèi)部功能電路10可 以外部設(shè)備對發(fā)送控制命令或數(shù)據(jù)處理結(jié)果等正常功能信號；第四選擇器64上與第一裸片1的內(nèi)部功能電路10相連的輸入管腳與第四選擇器 64輸出端之間的數(shù)據(jù)傳輸通路導(dǎo)通，第一裸片1的內(nèi)部功能電路10發(fā)出的正常功能信號可 以通過第三選擇器63輸出至電路選通器件66，此時，可以通過控制電路選通器件66控制端 控制第一裸片1的內(nèi)部功能電路10發(fā)出的正常功能信號是否輸入第二裸片2的內(nèi)部功能 電路20 ；第五選擇器65上與第一裸片1的內(nèi)部功能電路10相連的輸入管腳與第五選擇器 65輸出端之間的數(shù)據(jù)傳輸通路導(dǎo)通，第一裸片1的內(nèi)部功能電路10發(fā)出的正常功能信號可 以通過第五選擇器65輸出至電路選通器件66的控制端，從而控制電路選通器件66的輸入 端與電路選通器件66的輸出端之間的數(shù)據(jù)傳輸通路是否導(dǎo)通。本實施例中第一裸片1的內(nèi)部功能電路10與第二裸片2的內(nèi)部功能電路20之間 所交互的互聯(lián)信號為雙向信號。雙向信號為輸入、輸出同步進(jìn)行的信號，當(dāng)互聯(lián)信號為雙向 信號時，可以對第二裸片2的內(nèi)部功能電路20的雙向管腳進(jìn)行測試。由于部分第二裸片2的內(nèi)部功能電路20不存在雙向管腳或者不存在接收、識別 雙向信號的功能模塊，則此時，本實施例橋接電路6中無需設(shè)置第三選擇器63、第四選擇器 64、第五選擇器65以及電路選通器件66。當(dāng)然，也存在部分第二裸片2僅需要測試雙向管腳或者具有接收、識別雙向信號 性能的功能模塊，此時，本實施例中橋接電路6僅需要設(shè)置第三選擇器63、第四選擇器64、 第五選擇器65以及電路選通器件66，而無須設(shè)置第一選擇器61、第二選擇器62，所以本實 施例中橋接電路6可以根據(jù)需要測試的第二裸片2的內(nèi)部功能電路20的功能來確定是否需要哪個或哪幾個選擇器以及電路選通器件66。電路選通器件66可以為三態(tài)控制器，導(dǎo)通控制指令為高低電平格式，電路選通器 件66根據(jù)其控制端電平的高低來控制電路選通器件66的輸入端與電路選通器件66的輸 出端之間的數(shù)據(jù)傳輸通路是否導(dǎo)通。高低電平格式的導(dǎo)通控制指令不僅控制快捷、準(zhǔn)確，而且高低電平格式的導(dǎo)通控 制指令在傳輸時不易衰減。本實施例中電路選通器件66的控制端為底電平或高電平時，電路選通器件66的 輸入端與電路選通器件66的輸出端之間的數(shù)據(jù)傳輸通路導(dǎo)通，反之，電路選通器件66的控 制端為高電平或低電平時，電路選通器件66的輸入端與電路選通器件66的輸出端之間的 數(shù)據(jù)傳輸通路截止或斷開。當(dāng)然，本實施例中電路選通器件66也可以選用三態(tài)控制器之外的其他電路選通 器件。合封芯片還包括基板，第一裸片1以及第二裸片2均固定于基板兩個側(cè)面的其中 一個側(cè)面上，每個合封管腳4的其中一端分別與第一裸片1、第二裸片2或橋接電路6其中 之一相連，每個合封管腳4的其中另一端延伸出基板兩個側(cè)面的其中另一個側(cè)面?；宀粌H可以起到固定、保護(hù)第一裸片1以及第二裸片2的作用，而且也方便合封 管腳4以及合封管腳4與芯片測控裝置8或其他外部設(shè)備的電路連接。本實施例中第二裸片2為模擬裸片、存儲裸片或數(shù)字裸片其中的一種。數(shù)字裸片 內(nèi)部功能電路內(nèi)的主處理器以數(shù)字邏輯為主。數(shù)字裸片內(nèi)部功能電路的測試向量構(gòu)造簡 單，更便于測試。模擬裸片的主處理器以模擬邏輯為主。第二裸片2可以擴展第一裸片1 功能，例如第二裸片2為存儲裸片時可以擴展第一裸片1的存儲空間。當(dāng)然，第二裸片2 也可以為數(shù)字裸片或其他可以與數(shù)字裸片配合使用的裸片。本實施例合封芯片包括多個第 二裸片2時，第二裸片2既可以相同，也可以各不相同。如圖5、圖7和圖8所示，本發(fā)明實施例所提供的合封芯片測試系統(tǒng)，包括上述本 發(fā)明實施例所提供的合封芯片以及芯片測控裝置8 ；芯片測控裝置8與合封管腳4相連，其 中芯片測控裝置8用于通過與橋接電路6相連的一路合封管腳4對橋接電路6發(fā)送 控制指令，對與第一裸片1的內(nèi)部功能電路10相連的一路合封管腳4輸入裸片測試信號和 /或從與橋接電路6相連的一路合封管腳4接收互聯(lián)信號；第二裸片2的內(nèi)部功能電路20接收到裸片測試信號之后會產(chǎn)生反饋信號；芯片測控裝置8還用于通過與第二裸片2的內(nèi)部功能電路20相連的一路合封管 腳4接收反饋信號，并根據(jù)互聯(lián)信號和/或反饋信號判斷第二裸片2的內(nèi)部功能電路20的 性能。本實施例中芯片測控裝置8包括測試設(shè)備81以及控制設(shè)備82，其中測試設(shè)備81用于對與第一裸片1的內(nèi)部功能電路10相連的一路合封管腳4輸入 裸片測試信號和/或從與橋接電路6相連的一路合封管腳4接收互聯(lián)信號；測試設(shè)備81還用于通過與第二裸片2的內(nèi)部功能電路20相連的一路合封管腳4 接收反饋信號，并根據(jù)互聯(lián)信號和/或反饋信號判斷第二裸片2內(nèi)部功能電路與第一裸片 1的內(nèi)部功能電路10相關(guān)的功能的性能；
控制設(shè)備82用于通過與橋接電路6相連的一路合封管腳4對橋接電路6發(fā)送控 制指令。通過測試設(shè)備81可以判斷第二裸片2的內(nèi)部功能電路20與第一裸片1的內(nèi)部功 能電路10相關(guān)的功能的性能，進(jìn)而完成對第二裸片2的內(nèi)部功能電路20的全面檢測，檢 測完成后，正常使用上述本發(fā)明實施例所提供的合封芯片時，外部設(shè)備可以通過合封管腳4 與合封芯片內(nèi)的各器件相連。本實施例中測試設(shè)備81優(yōu)選為ATE，當(dāng)然，測試設(shè)備81也可以為與測試設(shè)備81功 能相近的其他測試芯片或測試裝置?？刂圃O(shè)備82為寄存器。寄存器可以發(fā)出高低電平格式的控制指令。當(dāng)然，本實 施中控制設(shè)備82也可以是寄存器之外的其他能夠發(fā)出高低電平格式的控制指令的電子裝置。以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何 熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵 蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
一種合封芯片，其特征在于包括第一裸片、至少一個第二裸片、橋接電路以及至少三路合封管腳，其中所述第一裸片的內(nèi)部功能電路至少與一路所述合封管腳相連，所述橋接電路至少與一路所述合封管腳相連，每個所述第二裸片的內(nèi)部功能電路至少與一路所述合封管腳相連；所述第一裸片為主處理器數(shù)字裸片，且所述第一裸片的內(nèi)部功能電路與所述第二裸片的內(nèi)部功能電路通過數(shù)據(jù)傳輸線相連；所述橋接電路用于從與所述橋接電路相連的一路所述合封管腳接收控制指令，并根據(jù)所述控制指令，接收從與所述第一裸片的內(nèi)部功能電路相連的一路所述合封管腳輸入的裸片測試信號，將所述裸片測試信號傳輸至所述第二裸片的內(nèi)部功能電路，或根據(jù)所述控制指令將所述第一裸片的內(nèi)部功能電路發(fā)出的正常功能信號傳輸至所述第二裸片的內(nèi)部功能電路；和/或，所述橋接電路用于從與所述橋接電路相連的一路所述合封管腳接收所述控制指令，根據(jù)所述控制指令將所述第二裸片的內(nèi)部功能電路通過所述數(shù)據(jù)傳輸線與所述第一裸片的內(nèi)部功能電路進(jìn)行交互的互聯(lián)信號從與所述橋接電路相連的一路所述合封管腳輸出，或根據(jù)所述控制指令將所述第一裸片發(fā)出的正常功能信號所述從與所述橋接電路相連的一路所述合封管腳輸出。
2.根據(jù)權(quán)利要求1所述的合封芯片，其特征在于所述橋接電路至少與兩路所述合封 管腳相連，所述控制指令由其中一路所述合封管腳接收，所述互聯(lián)信號或所述第一裸片發(fā) 出的正常功能信號由其中的另一路所述合封管腳輸出。
3.根據(jù)權(quán)利要求2所述的合封芯片，其特征在于所述橋接電路設(shè)置于所述第一裸片 內(nèi)，所述控制指令為高低電平格式。
4.根據(jù)權(quán)利要求3所述的合封芯片，其特征在于所述橋接電路包括第一選擇器，接收 所述控制指令的一路所述合封管腳與所述第一選擇器的使能管腳相連，其中所述第一選擇器的其中一個輸入管腳連接于與所述第一裸片的內(nèi)部功能電路相連的 一路合封管腳上，該輸入管腳用于從所述合封管腳接收所述裸片測試信號；所述第一選擇器的其中另一個輸入管腳與所述第一裸片的內(nèi)部功能電路相連，用于接 收所述第一裸片的內(nèi)部功能電路發(fā)出的正常功能信號；所述第一選擇器的使能管腳用于從與其相連的一路所述合封管腳接收所述控制指令， 并根據(jù)其上的所述使能管腳上電平的高低選擇其上的其中一個所述輸入管腳與所述第一 選擇器的輸出管腳之間的數(shù)據(jù)傳輸通路導(dǎo)通；所述第一選擇器的所述輸出管腳與所述第二裸片的內(nèi)部功能電路相連，用于將所述裸 片測試信號或所述第一裸片發(fā)出的正常功能信號傳輸至所述第二裸片的內(nèi)部功能電路。
5.根據(jù)權(quán)利要求3所述的合封芯片，其特征在于所述橋接電路包括第二選擇器，接收 所述控制指令的一路所述合封管腳與所述第二選擇器的使能管腳相連，輸出所述互聯(lián)信號 或所述第一裸片發(fā)出的正常功能信號的一路所述合封管腳與所述第二選擇器的所述輸出 管腳相連，其中所述第二選擇器的其中一個輸入管腳與所述數(shù)據(jù)傳輸線相連，用于接收所述第二裸片 的內(nèi)部功能電路通過所述數(shù)據(jù)傳輸線輸出至所述第一裸片的內(nèi)部功能電路的所述互聯(lián)信 號；所述第二選擇器的其中另一個輸入管腳與所述第一裸片的內(nèi)部功能電路相連，用于接 收所述第一裸片的內(nèi)部功能電路發(fā)出的正常功能信號；所述第二選擇器的使能管腳用于從與其相連的一路所述合封管腳接收所述控制指令， 并根據(jù)所述使能管腳上電平的高低選擇其上的其中一個所述輸入管腳與所述輸出管腳之 間的數(shù)據(jù)傳輸通路導(dǎo)通；所述第二選擇器的所述輸出管腳用于將所述互聯(lián)信號或所述正常功能信號從與其相 連的一路所述合封管腳輸出。
6.根據(jù)權(quán)利要求3所述的合封芯片，其特征在于所述橋接電路包括第三選擇器、第四 選擇器、第五選擇器以及電路選通器件，所述第一裸片的內(nèi)部功能電路至少與兩路所述合 封管腳相連，接收所述控制指令的一路所述合封管腳分別與所述第三選擇器、第四選擇器 以及第五選擇器的使能管腳相連，輸出所述互聯(lián)信號或所述第一裸片發(fā)出的正常功能信號 的一路所述合封管腳與所述第三選擇器的所述輸出管腳相連，其中所述第三選擇器其中一個輸入管腳與所述第一裸片的內(nèi)部功能電路相連，該輸入管腳 用于接收所述第一裸片的內(nèi)部功能電路發(fā)出的所述正常功能信號；所述第三選擇器的其中另一個輸入管腳與所述數(shù)據(jù)傳輸線相連，該輸入管腳用于從所 述數(shù)據(jù)傳輸線接收所述互聯(lián)信號或從所述數(shù)據(jù)傳輸線接收所述第一裸片的內(nèi)部功能電路 通過所述數(shù)據(jù)傳輸線發(fā)送給所述第二裸片的內(nèi)部功能電路的正常功能信號；所述第四選擇器的輸出管腳與所述電路選通器件的輸入端相連，所述第四選擇器的其 中一個輸入管腳與所述第一裸片的內(nèi)部功能電路相連，該輸入管腳用于接收所述第一裸片 的內(nèi)部功能電路發(fā)送給所述第二裸片的內(nèi)部功能電路的正常功能信號；所述第四選擇器的其中另一個輸入管腳連接于與第一裸片的內(nèi)部功能電路相連的一 路所述合封管腳上，該輸入管腳用于接收從該路所述合封管腳輸入的所述裸片測試信號；所述第五選擇器的輸出管腳與所述電路選通器件的控制端相連，所述第五選擇器的其 中一個輸入管腳與所述第一裸片的內(nèi)部功能電路相連，該輸入管腳用于接收所述第一裸片 的內(nèi)部功能電路發(fā)出的導(dǎo)通控制指令；所述第五選擇器的其中另一個輸入管腳連接于與第一裸片的內(nèi)部功能電路相連的另 一路合封管腳上，該輸入管腳用于接收從該路所述合封管腳輸入的導(dǎo)通控制指令；所述電路選通器件的輸出端與所述數(shù)據(jù)傳輸線相連，所述電路選通器件用于通過其 控制端從所述第五選擇器的輸出管腳接收所述導(dǎo)通控制指令，并根據(jù)所述導(dǎo)通控制指令控 制所述電路選通器件的輸入端與所述電路選通器件的輸出端之間的數(shù)據(jù)傳輸通路是否導(dǎo) 通；所述第三選擇器、所述第四選擇器以及所述第五選擇器均用于根據(jù)其各自的使能管腳 上電平的高低選擇其各自的其中一個輸入管腳與其各自的輸出管腳之間的數(shù)據(jù)傳輸通路 導(dǎo)通。
7.根據(jù)權(quán)利要求6所述的合封芯片，其特征在于所述電路選通器件為三態(tài)控制器，所 述導(dǎo)通控制指令為高低電平格式，所述電路選通器件根據(jù)其控制端電平的高低來控制所述 電路選通器件的輸入端與所述電路選通器件的輸出端之間的數(shù)據(jù)傳輸通路是否導(dǎo)通。
8.根據(jù)權(quán)利要求1至4任一所述的合封芯片，其特征在于所述合封芯片還包括基板， 所述第一裸片以及所述第二裸片均固定于基板兩個側(cè)面的其中一個側(cè)面上，每路所述合封管腳包括至少一個合封管腳，每個所述合封管腳的其中一端分別與所述第一裸片、所述第 二裸片或所述橋接電路其中之一相連，每個所述合封管腳的其中另一端延伸出所述基板兩 個側(cè)面的其中另一個側(cè)面。
9.根據(jù)權(quán)利要求1至4任一所述的合封芯片，其特征在于所述第二裸片為模擬裸片、 存儲裸片或數(shù)字裸片其中的一種。
10.一種合封芯片測試系統(tǒng)，其特征在于包括合封芯片以及芯片測控裝置，所述合封 芯片包括第一裸片、至少一個第二裸片、橋接電路以及至少三路合封管腳，其中所述第一裸片的內(nèi)部功能電路至少與一路所述合封管腳相連，所述橋接電路至少與一 路所述合封管腳相連，每個所述第二裸片的內(nèi)部功能電路至少與一路所述合封管腳相連；所述第一裸片為主處理器數(shù)字裸片，且所述第一裸片的內(nèi)部功能電路與所述第二裸片 的內(nèi)部功能電路通過數(shù)據(jù)傳輸線相連；所述橋接電路用于從與所述橋接電路相連的一路所述合封管腳接收控制指令，并根據(jù) 所述控制指令，接收從與所述第一裸片的內(nèi)部功能電路相連的一路所述合封管腳輸入的裸 片測試信號，將所述裸片測試信號傳輸至所述第二裸片的內(nèi)部功能電路，或根據(jù)所述控制 指令將所述第一裸片的內(nèi)部功能電路發(fā)出的正常功能信號傳輸至所述第二裸片的內(nèi)部功 能電路；和/或，所述橋接電路用于從與所述橋接電路相連的一路所述合封管腳接收所述控制 指令，根據(jù)所述控制指令將所述第二裸片的內(nèi)部功能電路通過所述數(shù)據(jù)傳輸線與所述第一 裸片的內(nèi)部功能電路進(jìn)行交互的互聯(lián)信號從與所述橋接電路相連的一路所述合封管腳輸 出，或根據(jù)所述控制指令將所述第一裸片發(fā)出的正常功能信號所述從與所述橋接電路相連 的一路所述合封管腳輸出；所述芯片測控裝置與所述合封管腳相連，其中所述芯片測控裝置用于通過與所述橋接電路相連的一路所述合封管腳對所述橋接電 路發(fā)送所述控制指令，對與第一裸片的內(nèi)部功能電路相連的一路所述合封管腳輸入所述裸 片測試信號和/或從與所述橋接電路相連的一路所述合封管腳接收所述互聯(lián)信號； 所述第二裸片的內(nèi)部功能電路接收到所述裸片測試信號之后會產(chǎn)生反饋信號； 所述芯片測控裝置還用于通過與所述第二裸片的內(nèi)部功能電路相連的一路所述合封 管腳接收所述反饋信號，并根據(jù)所述互聯(lián)信號和/或所述反饋信號判斷所述第二裸片的內(nèi) 部功能電路的性能。
11.根據(jù)權(quán)利要求10所述的合封芯片測試系統(tǒng)，其特征在于所述芯片測控裝置包括 測試設(shè)備以及控制設(shè)備，其中所述測試設(shè)備用于對與第一裸片的內(nèi)部功能電路相連的一路所述合封管腳輸入所述 裸片測試信號和/或從與所述橋接電路相連的一路所述合封管腳接收所述互聯(lián)信號；所述測試設(shè)備還用于通過與所述第二裸片的內(nèi)部功能電路相連的一路所述合封管腳 接收所述反饋信號，并根據(jù)所述互聯(lián)信號和/或所述反饋信號判斷所述第二裸片內(nèi)部功能 電路與所述第一裸片的內(nèi)部功能電路相關(guān)的功能的性能；所述控制設(shè)備用于通過與所述橋接電路相連的一路所述合封管腳對所述橋接電路發(fā) 送所述控制指令。
12.根據(jù)權(quán)利要求11所述的合封芯片測試系統(tǒng)，其特征在于所述控制設(shè)備為寄存器。
全文摘要
本發(fā)明實施例公開了一種合封芯片以及合封芯片測試系統(tǒng)，涉及電子技術(shù)領(lǐng)域。解決了現(xiàn)有的合封芯片封裝測試成本比較高的技術(shù)問題。該合封芯片，包括第一裸片、第二裸片、橋接電路、合封管腳，橋接電路用于從與橋接電路相連的一路合封管腳接收控制指令，并根據(jù)控制指令，接收裸片測試信號，將裸片測試信號傳輸至第二裸片的內(nèi)部功能電路，或?qū)⒌谝宦闫膬?nèi)部功能電路發(fā)出的正常功能信號傳輸至第二裸片的內(nèi)部功能電路；和/或，將第二裸片的內(nèi)部功能電路通過數(shù)據(jù)傳輸線與第一裸片的內(nèi)部功能電路進(jìn)行交互的互聯(lián)信號從與橋接電路相連的一路合封管腳輸出，或?qū)⒌谝宦闫l(fā)出的正常功能信號從與橋接電路相連的一路合封管腳輸出。本發(fā)明應(yīng)用于測試合封芯片。
文檔編號G01R31/28GK101799517SQ20101014308
公開日2010年8月11日 申請日期2010年4月9日 優(yōu)先權(quán)日2010年4月9日
發(fā)明者何世明, 余劍鋒, 孫春雷, 趙宇鵬 申請人:華為終端有限公司