專利名稱：多波形雷達(dá)信號(hào)的模塊化產(chǎn)生方法
技術(shù)領(lǐng)域：
本發(fā)明涉及雷達(dá)頻率綜合技術(shù)領(lǐng)域，應(yīng)用在基于DDS (Direct Digital FrequencySynthesis，直接數(shù)字頻率合成)技術(shù)的頻率綜合器設(shè)計(jì)中，該方法采用自主開 發(fā)的模塊化軟件配置不同DDS芯片，可快速實(shí)現(xiàn)點(diǎn)頻、線性調(diào)頻、非線性調(diào)頻和相位編碼等 多種雷達(dá)信號(hào)的產(chǎn)生。
背景技術(shù)：
隨著20世紀(jì)30年代雷達(dá)的出現(xiàn)以及在軍事領(lǐng)域的大規(guī)模應(yīng)用，波形產(chǎn)生一直成 為雷達(dá)領(lǐng)域的重要研究內(nèi)容。現(xiàn)代數(shù)字技術(shù)和大規(guī)模集成電路技術(shù)迅猛發(fā)展，波形合成已 經(jīng)由傳統(tǒng)的純模擬方法發(fā)展到現(xiàn)在的直接數(shù)字合成，數(shù)字方法生成的波形具有嚴(yán)格的相干 性、可重復(fù)性、高穩(wěn)定性和可編程的優(yōu)點(diǎn)，能夠方便地實(shí)現(xiàn)波形參數(shù)捷變以及產(chǎn)生任意復(fù)雜 波形。直接數(shù)字頻率波形產(chǎn)生技術(shù)目前大多采用FPGA(Field Programmable Gate Array)控制DDS芯片的方法產(chǎn)生。FPGA的使用非常靈活，同一片F(xiàn)PGA通過不同的編程數(shù) 據(jù)可以實(shí)現(xiàn)不同的電路功能；DDS是一種全數(shù)字化的頻率合成器，由相位累加器、波形ROM、 D/A轉(zhuǎn)換器和低通濾波器構(gòu)成，有如下優(yōu)點(diǎn)頻率分辨率高，輸出頻點(diǎn)多；頻率切換速度快； 頻率切換時(shí)相位連續(xù)；可以輸出寬帶正交信號(hào)；輸出相位噪聲低，對(duì)參考頻率源的相位噪 聲有改善作用；可以產(chǎn)生任意波形；全數(shù)字化實(shí)現(xiàn)，便于集成，體積小，重量輕。但是在目前的設(shè)計(jì)中，首先針對(duì)不同芯片的控制軟件設(shè)計(jì)占用了開發(fā)人員很大精 力，而且針對(duì)同一芯片，不同開發(fā)人員采用各種開發(fā)方式，編制了各種不同程序，但實(shí)際工 作結(jié)果卻相差無幾，這無疑造成了重復(fù)開發(fā)和人力資源浪費(fèi)，同時(shí)也使得研發(fā)周期的縮短 變得極為困難。其次各種波形信號(hào)的設(shè)計(jì)、產(chǎn)生需要不同F(xiàn)PGA程序的編寫、調(diào)試和反復(fù)下 載、燒制，過程非常繁瑣、費(fèi)時(shí)。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于針對(duì)上述問題，采用模塊化軟件設(shè)計(jì)，縮短開發(fā)周 期，基于圖形用戶界面MATLAB⑶I (Graphical User Interfaces)技術(shù)開發(fā)可視化軟件操 作界面，實(shí)現(xiàn)FPGA在線編程，數(shù)據(jù)實(shí)時(shí)更新。本發(fā)明解決問明的技術(shù)方案包括模塊化軟件、FPGA和DDS芯片三部分。各部分功 能詳細(xì)介紹如下1、模塊化軟件，該部分具有人機(jī)交互界面和模塊化串口時(shí)序模塊，完成DDS芯片 控制參數(shù)及與波形數(shù)據(jù)相關(guān)的運(yùn)算，存儲(chǔ)、與FPGA的數(shù)據(jù)通信等功能，同時(shí)完成適用于AD 公司DDS系列芯片的模塊化串口時(shí)序控制模塊設(shè)計(jì)(1)、控制參數(shù)的產(chǎn)生完成DDS芯片控制參數(shù)的修改、運(yùn)算和存儲(chǔ)。其中包括DDS 系統(tǒng)時(shí)鐘的設(shè)定，輸出信號(hào)頻率，幅度和相位參數(shù)的設(shè)定。O)、波形數(shù)據(jù)的產(chǎn)生對(duì)指定的波形形式、脈寬、帶寬等參數(shù)的信號(hào)進(jìn)行仿真，包括時(shí)域波形數(shù)據(jù)的運(yùn)算、顯示并保存數(shù)據(jù)?？缮删€性調(diào)頻，非線性調(diào)頻和相位編碼等信號(hào) 基帶數(shù)據(jù)，如需要可添加任意波形。(3)、計(jì)算機(jī)與FPGA的數(shù)據(jù)通信通過計(jì)算機(jī)串口連接頻率合成器硬件部分的接 口以實(shí)現(xiàn)基于RS-232接口的異步串行數(shù)據(jù)通信，接口簡單，配置方便。目的是實(shí)現(xiàn)所需控 制參數(shù)、波形數(shù)據(jù)由計(jì)算機(jī)到波形產(chǎn)生硬件存儲(chǔ)器的下載、校驗(yàn)。(4)、模塊化串口時(shí)序模塊通過自己設(shè)計(jì)好的模塊化串口時(shí)序模塊可以方便、簡 單、快捷的完成AD公司DDS系列芯片的串口控制時(shí)序設(shè)計(jì)。該該模塊設(shè)計(jì)完成后固化在 FPGA中，通過3中的計(jì)算機(jī)通信功能完成數(shù)據(jù)獲取和更新。2、FPGA，該部分完成與計(jì)算機(jī)數(shù)據(jù)通信、DDS芯片控制參數(shù)及波形數(shù)據(jù)的存儲(chǔ)、DDS 芯片控制等功能，設(shè)置RAM、UART收發(fā)器和DDS控制模塊(1)、計(jì)算機(jī)數(shù)據(jù)通信通過UAR收發(fā)器完成FPGA與計(jì)算機(jī)之間的數(shù)據(jù)通信，包括 數(shù)據(jù)的雙向傳輸及數(shù)據(jù)校驗(yàn)。(2)、數(shù)據(jù)存儲(chǔ)將UART收發(fā)器接收的DDS芯片控制參數(shù)、波形采樣數(shù)據(jù)存儲(chǔ)到 RAM中，供控制時(shí)序調(diào)用。(3)、DDS芯片控制有序調(diào)用DDS芯片控制參數(shù)、波形采樣數(shù)據(jù)，完成DDS芯片的 初始化配置、工作模式和輸出信號(hào)切換等功能。3、DDS芯片在FPGA的有效控制下，輸出參數(shù)設(shè)定的各種信號(hào)。當(dāng)前采用較多的 有 AD 公司的 AD9858、AD9910、AD9957 等芯片。本發(fā)明與現(xiàn)有技術(shù)相比較具有益效果(1)模塊化軟件設(shè)計(jì)。本設(shè)計(jì)中實(shí)現(xiàn)對(duì)AD公司DDS系列芯片串口控制程序的模 塊化設(shè)計(jì)，為今后這類器件的應(yīng)用打下了良好的基礎(chǔ)，可以大大提高開發(fā)速度，縮短開發(fā)周 期。使軟件系統(tǒng)具有良好的通用性、兼容性和可擴(kuò)充性。(2)可視化軟件操作界面的應(yīng)用，可簡單、方便、快捷的實(shí)現(xiàn)不同參數(shù)多波形雷達(dá) 信號(hào)波形產(chǎn)生。(3)在線編程，DDS芯片控制參數(shù)、波形數(shù)據(jù)實(shí)時(shí)更新。通過在軟件界面中輸入DDS 芯片控制參數(shù)、波形參數(shù)、采樣率等數(shù)據(jù)，通過軟件算法，產(chǎn)生數(shù)據(jù)并將據(jù)送入FPGA內(nèi)置的 RAM中，在FPGA控制時(shí)序的控制下，將采樣數(shù)據(jù)送入DDS芯片中。，實(shí)現(xiàn)了在線編程、數(shù)據(jù)實(shí) 時(shí)更新，在頻率合成器的調(diào)試測(cè)驗(yàn)階段是非常方便和靈活的。


圖1多波形雷達(dá)信號(hào)模塊總體結(jié)構(gòu)2本發(fā)明對(duì)AD9957開發(fā)模塊化軟件界面示意3本發(fā)明設(shè)計(jì)的串口時(shí)序產(chǎn)生電路(STGMaster模塊)示意4本發(fā)明的串口時(shí)序產(chǎn)生電路STGMaster模塊仿真波形5通用串口控制程序的32位寄存器串口時(shí)序波形6STGMaster配置32位寄存器仿真波形7AD9957工作在單頻輸出模式下，185MHz點(diǎn)頻頻譜測(cè)試8185MHz點(diǎn)頻信號(hào)相噪曲線圖9AD9957工作在正交調(diào)制模式下，帶寬5MHz非線型調(diào)頻頻譜圖
圖10非線性調(diào)頻信號(hào)時(shí)間-頻率曲線圖IlSPAN為IOOkHz 二相編碼頻域波形12線性調(diào)頻信號(hào)時(shí)間-頻率曲線
具體實(shí)施方式
下面以模塊化軟件在AD9957中的應(yīng)用為例，介紹該多波形雷達(dá)信號(hào)模塊化產(chǎn)生 方法的具體實(shí)施方式
。本發(fā)明的多波形雷達(dá)信號(hào)模塊總體結(jié)構(gòu)如圖1所示，由模塊化軟件、FPGA和DDS芯 片構(gòu)成，各部分功能簡介如下1、模塊化軟件包括人機(jī)交互界面、模塊化串口時(shí)序兩部分。1. 1人機(jī)交互界面圖2所示為本發(fā)明編寫的為模塊化軟件在AD9957中應(yīng)用，基于MATLAB GUI技術(shù) 開發(fā)的軟件操作界面。該軟件界面分為串口控制、并口控制和串并口數(shù)據(jù)控制三部分，各部 分功能如下1. 1. 1串口控制該部分完成DDS芯片控制參數(shù)的修改和運(yùn)算，即系統(tǒng)時(shí)鐘設(shè)定， AD9957工作模式選擇，8個(gè)寄存器中輸出信號(hào)頻率、相位、幅度及CIC插值速率等參數(shù)的設(shè)定。1. 1.2并口控制該部分完成波形數(shù)據(jù)的產(chǎn)生，即輸出波形選擇(線性調(diào)頻、非線 性調(diào)頻和相位編碼等波形)；基帶信號(hào)時(shí)寬、帶寬、采樣率和中心頻率(AD9957中DDS內(nèi)核 輸出頻率)的設(shè)定；基帶信號(hào)時(shí)域波形、頻率/時(shí)間關(guān)系顯示。1. 1. 3串/并口數(shù)據(jù)存儲(chǔ)和下載分別完成串口數(shù)據(jù)(控制參數(shù))，并口數(shù)據(jù)(波 形采樣數(shù)據(jù))的存儲(chǔ)、及計(jì)算機(jī)與FPGA間的通信功能(由計(jì)算機(jī)下載到FPGA的RAM)。
1.2模塊化串口時(shí)序模塊串口時(shí)序采用本發(fā)明編寫的 STGMaster (Serial Timing Generate Master，串口 時(shí)序生成控制)模塊實(shí)現(xiàn)。1. 2. IAD 系列 DDS 芯片AD公司的一系列DDS芯片的工作狀態(tài)的控制，是通過串口向其各自的控制寄存器 寫入控制字來進(jìn)行的。歸納、分析這些不同DDS芯片各個(gè)寄存器的地址位數(shù)關(guān)系，找到它們 的最大共同點(diǎn)。表1所示為三種AD系列DDS芯片的寄存器地址和寄存器位數(shù)的列表。表1 9858/9910/9957 寄存器列表
985899109957CFR地址CFR位數(shù)CFR地址CFR位數(shù)CFR地址CFR位數(shù)0x0032OxOO320x0032OxOl320x01320x01320x02320x02320x0232
權(quán)利要求
1.多波形雷達(dá)信號(hào)的模塊化產(chǎn)生方法，由模塊化軟件、FPGA和DDS芯片三部分組成，其 特征在于(1)模塊化軟件，具有人機(jī)交互界面和模塊化串口時(shí)序模塊，人機(jī)交互界面進(jìn)行DDS芯 片控制參數(shù)及與波形數(shù)據(jù)相關(guān)的運(yùn)算、存儲(chǔ)，與FPGA進(jìn)行數(shù)據(jù)通信，模塊化串口時(shí)序模塊 固化在FPGA中，產(chǎn)生適用于DDS系列芯片的模塊化串口控制時(shí)序設(shè)計(jì)，通過計(jì)算機(jī)的通信 完成數(shù)據(jù)獲取和更新；(2)FPGA，設(shè)置RAM、UART收發(fā)器和DDS控制模塊，通過UART收發(fā)器完成計(jì)算機(jī)與FPGA 之間的雙向通信及數(shù)據(jù)校驗(yàn)，將UART收發(fā)器接收的DDS芯片控制參數(shù)、波形采樣數(shù)據(jù)存儲(chǔ) 到RAM中，為波形發(fā)生器提供需要的波形數(shù)據(jù)與控制參數(shù)，供控制時(shí)序調(diào)用，DDS控制模塊 有序調(diào)用DDS芯片控制參數(shù)、波形采樣數(shù)據(jù)，完成DDS芯片的初始化配置、工作模式和輸出 信號(hào)切換；(3)DDS芯片在FPGA的有效控制下輸出參數(shù)設(shè)定的各種信號(hào)。
2.根據(jù)權(quán)利要求1所述的多波形雷達(dá)信號(hào)的模塊化產(chǎn)生方法，其特征在于所述模塊 化軟件的人機(jī)交互界面基于圖形用戶界面MATLAB GUI開發(fā)的軟件操作界面，該人機(jī)交互界 面分為串口控制、并口控制和串并口數(shù)據(jù)控制三部分2. 1串口控制部分完成DDS芯片控制參數(shù)的修改和運(yùn)算，即系統(tǒng)時(shí)鐘設(shè)定，DDS芯片工 作模式選擇，DDS芯片8個(gè)寄存器的輸出信號(hào)頻率、相位、幅度及CIC插值速率參數(shù)的設(shè)定；2.2并口控制部分完成波形數(shù)據(jù)的產(chǎn)生，對(duì)指定的波形形式、脈寬、帶寬、采樣率和中心 頻率進(jìn)行仿真，包括時(shí)域波形數(shù)據(jù)的運(yùn)算、顯示并保存數(shù)據(jù)，輸出點(diǎn)頻、線性調(diào)頻，非線性調(diào) 頻和相位編碼多種雷達(dá)波形基帶信號(hào)；2.3串/并口數(shù)據(jù)存儲(chǔ)和下載分別完成串口數(shù)據(jù)，并口數(shù)據(jù)的存儲(chǔ)及計(jì)算機(jī)與FPGA間 的通信。
3.根據(jù)權(quán)利要求1所述的多波形雷達(dá)信號(hào)的模塊化產(chǎn)生方法，其特征在于 所述模塊化串口時(shí)序模塊的設(shè)計(jì)根據(jù)不同DDS芯片各個(gè)寄存器的地址長度、寄存器位數(shù)都為8的整數(shù)倍關(guān)系，以8位為單位的串口數(shù)據(jù)發(fā)送模塊，加上其它管腳的配合，產(chǎn) 生芯片串口時(shí)序生成部分的模塊，所述模塊化串口時(shí)序模塊設(shè)置空閑和發(fā)送數(shù)據(jù)兩個(gè)工 作狀態(tài)，工作狀態(tài)是由rd、wr兩個(gè)控制端口控制，并配置其余端口 復(fù)位信號(hào)RST引腳，工 作時(shí)鐘信號(hào)CLK引腳，數(shù)據(jù)輸入端口 datain[7. . 0]，判斷控制芯片的片選信號(hào)是否被選中 Spies引腳，DDS芯片串口時(shí)鐘信號(hào)Spiclk,串口數(shù)據(jù)輸出Spido引腳，數(shù)據(jù)傳輸起始標(biāo)志 位spibegin引腳和數(shù)據(jù)傳輸結(jié)束標(biāo)志位spicom引腳。
4.根據(jù)權(quán)利要求3所述的多波形雷達(dá)信號(hào)的模塊化產(chǎn)生方法，其特征在于 模塊化串口時(shí)序模塊工作一次送出8位串口數(shù)據(jù)，模塊化串口時(shí)序模塊與DDS芯片的通信是通過數(shù)據(jù)傳輸來完成的，模塊采用串行通信協(xié)議，一位一位的傳輸數(shù)據(jù)，由spiclk 提供時(shí)鐘脈沖，spido則基于此脈沖完成數(shù)據(jù)傳輸。數(shù)據(jù)通過spido線輸出，數(shù)據(jù)在時(shí)鐘上 升沿或下降沿時(shí)改變，在緊接著的下降沿或上升沿被讀取，完成一位數(shù)據(jù)傳輸，通過8次時(shí) 鐘線號(hào)的改變完成8位數(shù)據(jù)的傳輸。
5.根據(jù)權(quán)利要求1或3所述的多波形雷達(dá)信號(hào)的模塊化產(chǎn)生方法，其特征在于 采用模塊化串口時(shí)序模塊配置AD9957的32位寄存器進(jìn)行波形仿真，加上8位地址位，用40位數(shù)據(jù)對(duì)此寄存器進(jìn)行操作，將其按從高到低的順序劃分為5段，模塊化串口時(shí)序模塊需調(diào)用五次完成，采用模塊化的串口時(shí)序模塊也能完成AD9910的數(shù)字斜率調(diào)制工作模 式控制程序設(shè)計(jì)，與AD9957的控制程序相比只有調(diào)用次數(shù)和發(fā)送數(shù)據(jù)不同，實(shí)現(xiàn)了 AD公司 DDS系列芯片串口控制程序的模塊化設(shè)計(jì)。
全文摘要
一種多波形雷達(dá)信號(hào)的模塊化產(chǎn)生方法，由模塊化軟件、FPGA和DDS芯片組成。屬于雷達(dá)頻率綜合技術(shù)領(lǐng)域，應(yīng)用在基于DDS的頻綜設(shè)計(jì)。模塊化軟件具有人機(jī)交互界面和模塊化串口時(shí)序模塊，進(jìn)行DDS芯片控制參數(shù)及與波形數(shù)據(jù)相關(guān)運(yùn)算、存儲(chǔ)，與FPGA數(shù)據(jù)通信，產(chǎn)生適用于DDS系列芯片的模塊化串口控制時(shí)序，通過計(jì)算機(jī)通信完成數(shù)據(jù)獲取和更新。FPGA設(shè)置RAM、UART收發(fā)器和DDS控制模塊，完成與計(jì)算機(jī)數(shù)據(jù)通信、DDS芯片控制參數(shù)及波形數(shù)據(jù)的存儲(chǔ)、DDS芯片控制功能。DDS芯片在FPGA控制下輸出參數(shù)設(shè)定的各種信號(hào)。本發(fā)明開發(fā)的模塊化軟件配置不同DDS芯片，可快速實(shí)現(xiàn)點(diǎn)頻、線性調(diào)頻、非線性調(diào)頻和相位編碼多種雷達(dá)信號(hào)產(chǎn)生，軟件支持在線編程，DDS芯片控制參數(shù)、波形數(shù)據(jù)實(shí)時(shí)更新。
文檔編號(hào)G01S7/02GK102073032SQ20101053099
公開日2011年5月25日 申請(qǐng)日期2010年11月2日 優(yōu)先權(quán)日2010年11月2日
發(fā)明者余鐵軍, 張春榮, 曹義, 李輝, 王棟 申請(qǐng)人:中國兵器工業(yè)第二○六研究所