專利名稱：集成電路芯片及其測試方法
技術(shù)領(lǐng)域：
本發(fā)明與集成電路相關(guān)，并且尤其與測試集成電路芯片的方法相關(guān)。
背景技術(shù)：
為了保留集成電路芯片在不同狀況下的運用彈性，許多芯片被設(shè)計為包含一個或多個用以接收外部控制電壓的接合復(fù)選墊(bonding option pad),透過搭接線(bondingwire)將不同的控制電壓提供至該焊墊，可令芯片操作在不同的工作模式。以視訊處理芯片為例，其中的接合復(fù)選墊被連接至電源供應(yīng)端或接地端，可能代表該芯片被設(shè)定為接收不同規(guī)格的視訊信號。實務(wù)上，接合復(fù)選墊亦可能是根據(jù)后端客戶的需求，用以選擇開啟或關(guān)閉芯片中的特定功能。
如圖I(A)和圖I(B)所示，接合復(fù)選墊通常會透過一電阻R被固接至芯片內(nèi)部的電壓供應(yīng)端或接地端，其目的在于避免接合復(fù)選墊進入浮接(floating)狀態(tài)。以圖I(A)為例，若焊墊10本身發(fā)生損壞或是連接至焊墊10的搭接線12脫落，使得焊墊10無法確實接收該外部電壓，與焊墊10相連的內(nèi)部電路接點的電壓至少會維持在高電位狀態(tài)，而不是處于浮接狀態(tài)。相對地，在焊墊10、搭接線12、外部電壓供應(yīng)端14三者正常連接的情況，焊墊10的電壓都會大致等于外部電壓供應(yīng)端14的電壓。在芯片制作完成之后，芯片制造者通常必須對芯片進行測試，其中包含測試接合復(fù)選墊本身的運作狀況以及測試接合復(fù)選墊與外部電壓供應(yīng)端之間的連接是否正常。以圖I(A)為例，首先，在搭接線12被連接至焊墊10之前，測試者可先判斷焊墊10的功能是否正常。在搭接線12被連接至焊墊10之后，測試者則是可再次測試焊墊10、搭接線12、外部電壓供應(yīng)端14三者是否正確連接。以圖I(A)所示的連接方式為例，在搭接線12被連接至焊墊10之前，若測試者發(fā)現(xiàn)焊塾10的電壓并非聞電位，則可判定焊塾10本身有缺陷，進而判定此芯片為不良品(baddie)。另一方面，在焊墊10透過搭接線12連接至外部電壓供應(yīng)端14之后，若外部電壓供應(yīng)端14為接地端，測試結(jié)果卻指出焊墊10具有高電位電壓，測試者可推測應(yīng)連接至焊墊10的搭接線12可能已脫落，亦判定此芯片為不良品。如果沒有電阻R，一旦發(fā)生上述損壞或電性連接不正常等錯誤情況，與焊墊10相連的內(nèi)部電路接點即處于浮接狀態(tài)，亦即，其電壓可能為高電位，也可能為低電位。以圖I(A)為例，若外部電壓供應(yīng)端14為接地端，且該浮接點恰巧具有低電位電壓，測試者即無法由測試結(jié)果查知錯誤狀況。由此可知電阻R存在的必要性。然而，當圖I(A)中的外部電壓供應(yīng)端14為接地端，于正常運作時，電阻R上就會存在固定的功率消耗。相似地，若圖I(B)中的外部電壓供應(yīng)端14為電源供應(yīng)端，于正常運作時，電阻R上也會存在固定的功率消耗。對于相當重視電源續(xù)航力的行動裝置而言，上述固定耗電量所帶來的負面影響尤其重大。此外，就測試方面而言，圖I(A)和圖I(B)所采用的連接方式尚無法提供完整的測試正確性。以圖I(A)所示者為例，在搭接線12被連接至焊墊10之后的測試模式下，若外部電壓供應(yīng)端14為電源供應(yīng)端，即使搭接線12脫落，焊墊10仍會因電阻R連接至內(nèi)部電源供應(yīng)端VDD而具有高電位電壓，測試者因此無法查知錯誤狀況的存在，不能盡速改善搭接線12焊接程序中可能存在的問題。相似地，就圖I(B)所示者而言，在搭接線12被連接至焊墊10之后的測試模式下，若外部電壓供應(yīng)端14為接地端，即使搭接線12脫落，焊墊10仍會因電阻R連接至內(nèi)部接地端GND而具有低電位電壓，測試者亦無法查知錯誤狀況的存在。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明提出一種集成電路芯片及其測試方法。藉由在測試過程中選擇性地將焊墊連接至不同參考電壓并比較相對應(yīng)的測試結(jié)果，根據(jù)本 發(fā)明的集成電路芯片和測試方法可有效判斷與該焊墊相關(guān)的電性連接是否正常。由于在芯片處于正常運作模式時，焊墊和供電端/接地端之間可被控制為不存在漏電路徑，根據(jù)本發(fā)明的集成電路芯片可避免先前技術(shù)中電阻造成固定耗電的問題。根據(jù)本發(fā)明的一具體實施例為一種集成電路芯片，其中包含焊墊、第一電阻、第一開關(guān)、第二電阻、第二開關(guān)、控制模塊。第一電阻與第一開關(guān)串接于該焊墊與第一參考電壓端之間。第二電阻與第二開關(guān)串接于該焊墊與第二參考電壓端之間。該控制模塊配合一錯誤判斷機制選擇性地開啟或關(guān)閉該第一開關(guān)及該第二開關(guān)。該錯誤判斷機制系用以判定與該焊墊相關(guān)的一錯誤狀況是否存在。根據(jù)本發(fā)明的另一具體實施例為一種集成電路芯片測試方法。一集成電路芯片包含焊墊、第一電阻、第一開關(guān)、第二電阻、第二開關(guān)。該第一電阻與該第一開關(guān)系串接于該焊墊與一第一參考電壓端之間。該第二電阻與該第二開關(guān)串接于該焊墊與一第二參考電壓端之間。該方法首先執(zhí)行一測量步驟，在開啟該第一開關(guān)并關(guān)閉該第二開關(guān)后，測量與該焊墊相關(guān)的一受測點，產(chǎn)生一第一受測結(jié)果。接著，該方法執(zhí)行另一測量步驟，在開啟該第二開關(guān)并關(guān)閉該第一開關(guān)后，再次測量該受測點，產(chǎn)生一第二受測結(jié)果。其后，該方法即執(zhí)行一判斷步驟，根據(jù)該第一受測結(jié)果及該第二受測結(jié)果判斷一錯誤狀況是否存在。相較于先前技術(shù)，根據(jù)本發(fā)明的測試方法及集成電路芯片具有低耗電且能有效確認是否存在連接錯誤的優(yōu)點。關(guān)于本發(fā)明的優(yōu)點與精神可以藉由以下發(fā)明詳述及所圖得到進一步的了解。


本發(fā)明藉由下列附圖及說明，得到更深入的了解圖I(A)和圖I(B)為先前技術(shù)中采用的焊墊連接方式示意圖。圖2(A)及圖2(B)為根據(jù)本發(fā)明的一具體實施例中的集成電路芯片局部示意圖。圖3(A)及圖3(B)為測試狀況和測試結(jié)果的整理表。圖4為根據(jù)本發(fā)明的一具體實施例中的集成電路芯片測試方法流程圖。主要元件符號說明本發(fā)明的附圖中所包含的各元件列示如下10,22 :焊墊12、32 :搭接線14、34 :外部電壓供應(yīng)端 R、R1、R2:電阻
S1、S2:開關(guān)24 :控制模塊
具體實施例方式根據(jù)本發(fā)明的一具體實施例為一種集成電路芯片，圖2(A)為該集成電路芯片的局部不意圖。此集成電路芯片包含一焊墊22、一第一電阻R1、一第一開關(guān)SI、一第二電阻R2、一第二開關(guān)S2和一控制模塊24。舉例而言，焊墊22可為一接合復(fù)選墊，但不以此為限。如圖2(A)所示，第一電阻Rl與第一開關(guān)SI串接于焊墊22與一第一參考電壓端Vrefl之間，第二電阻R2與第二開關(guān)S2則是串接于焊墊22與一第二參考電壓端VMf2之間。其中，第一參考電壓端Vrefl和第二參考電壓端Vref2兩者提供的電壓不同。實務(wù)上，第一開關(guān)SI及第一電阻SI可以一金氧半導(dǎo)體場效晶體管CMOSl實現(xiàn)；同理，第二開關(guān)S2及第二電阻S2亦可以另一金氧半導(dǎo)體場效晶體管CM0S2實現(xiàn)。其中，第一電阻Rl及第二電阻R2分別為金氧半導(dǎo)體場效晶體管CMOSl及CM0S2的內(nèi)電阻。當然，第一開關(guān)SI及第二開關(guān)S2亦可分別以一金氧半導(dǎo)體場效晶體管實現(xiàn)。在實際應(yīng)用中，第一參考電壓端Vrefl和第二參考電壓端Vref2可分別為集成電路芯片內(nèi)部的電壓供應(yīng)端。以下說明將以第一參考電壓端VMfl為電源供應(yīng)端VDD而第二參考電壓端VMf2為接地端GND的情況為例。 配合一錯誤判斷機制,控制模塊24選擇性地開啟(turn-on)或關(guān)閉(turn-off)第一開關(guān)SI及第二開關(guān)S2。該錯誤判斷機制可為測試過程中用以判定與該焊墊22相關(guān)之一錯誤狀況是否存在的程序。在測試過程中，控制模塊24可首先開啟第一開關(guān)SI并關(guān)閉第二開關(guān)S2，使焊墊22透過第一電阻Rl連接至第一參考電壓端V,efl。在控制模塊24開啟第一開關(guān)SI并關(guān)閉第二開關(guān)S2之后，測試者可利用外部儀器測量焊墊22的電壓，做為第一電壓VI。接著，控制模塊24可開啟第二開關(guān)S2并關(guān)閉第一開關(guān)SI，使焊墊22透過第二電阻R2連接至第二參考電壓端V,ef2。在控制模塊24開啟第二開關(guān)S2并關(guān)閉第一開關(guān)SI之后，測試者可再次測量焊墊22的電壓，做為第二電壓V2。首先討論在焊墊22未透過搭接線連接至外部電壓供應(yīng)端之前的測試。若第一電壓Vl與電源供應(yīng)端VDD大致等電位(亦即焊墊22與第一參考電壓端VMfl的電壓大致等電位)，且第二電壓V2與接地端GND大致等電位(亦即焊墊22與第二參考電壓端Vref2的電壓大致等電位)，表示焊墊22的功能正常，可判定錯誤狀況不存在。請參閱圖3(A)所示的整理表。若焊墊22的功能正常，當?shù)谝婚_關(guān)SI開啟、第二開關(guān)S2關(guān)閉時所測得的第一電壓Vl應(yīng)為高電位，而當?shù)谝婚_關(guān)SI關(guān)閉、第二開關(guān)S2開啟時所測得的第二電壓V應(yīng)為低電位。換句話說，若測試結(jié)果不同于圖3(A)所示，表示焊墊22無法正常運作，即焊墊22可能已損壞。接著討論在焊墊22已透過搭接線連接至外部電壓供應(yīng)端之后的測試。如圖2(B)所示，焊墊22可透過一搭接線32接收由外部電壓供應(yīng)端34所提供的一外部電壓。針對圖2(B)所示的電路，測試者同樣可以分別開啟第一開關(guān)SI和第二開關(guān)S2，測量上述第一電壓Vl及第二電壓V2。當控制模塊24開啟第一開關(guān)SI并關(guān)閉第二開關(guān)S2，若焊墊22、搭接線32與外部電壓供應(yīng)端34之間的電性連接正常，無論外部電壓供應(yīng)端34所提供的電壓等于電源供應(yīng)端VDD的電壓、接地端GND的電壓，或其他電壓電位，焊墊22所具有的電壓都會大致等于該外部電壓。相對地，若搭接線32存在脫落或接觸不良的問題，無論該外部電壓為何，焊墊22的電壓都會大致等于電源供應(yīng)端VDD的電壓。當控制模塊24關(guān)閉第一開關(guān)SI并開啟第二開關(guān)S2，若焊墊22、搭接線32與外部電壓供應(yīng)端34之間的電性連接正常，無論外部電壓供應(yīng)端34所提供的電壓等于電源供應(yīng)端VDD的電壓、接地端GND的電壓，或是其他電壓電位，焊墊22所具有的電壓都會大致等于該外部電壓。相對地，若搭接線32存在脫落或接觸不良的問題，無論該外部電壓為何，焊墊22的電壓都會大致等于接地端GND的電壓。綜上所述，若焊墊22、搭接線32與外部電壓供應(yīng)端34之間的電性連接正常，第一電壓Vl和第二電壓V2都會大致等于該外部電壓。相對地，若存在錯誤狀況，第一電壓Vl會大致等于電源供應(yīng)端VDD的電壓，而第二電壓V2會大致等于接地端GND的電壓。由此可知，藉由比對第一電壓Vl和第二電壓V2，測試者即可判斷焊墊22、搭接線32與外部電壓供應(yīng)端34之間的連接是否存在錯誤狀況。更明確地說，若第一電壓Vl不同于第二電壓V2，錯誤狀況被判定為存在。 請參閱圖3(B)所示的整理表。若無錯誤狀況且外部電壓具有高電位，無論是第一開關(guān)SI開啟或第二開關(guān)S2開啟，第一電壓Vl和第二電壓V2都會是高電位電壓。相對地，若無錯誤狀況且外部電壓具有低電位，無論是第一開關(guān)SI開啟或第二開關(guān)S2開啟，第一電壓Vl和第二電壓V2都會是低電位電壓。然而，若存在錯誤狀況，第一電壓Vl就會不同于第二電壓V2。于上述各實施例中，測量對象為焊墊22的電壓。須說明的是，在實際應(yīng)用中，受測點可以是該集成電路芯片內(nèi)部或外部其他與焊墊22相關(guān)的電性端點。舉例而言，假設(shè)該集成電路芯片另有一輸出腳位(未顯示于圖中)，其輸出信號會隨著焊墊22的電壓的改變有所不同，則于本實施例中，測試者亦可根據(jù)該輸出腳位的輸出信號判定是否存在一錯誤狀況。比方說，當焊墊22具有第一電壓VI，該輸出信號為A ;當焊墊22具有第二電壓V2，該輸出信號為B，A不同于B。以圖2(B)的測試狀況為例，若測試者發(fā)現(xiàn)在前述兩種不同連接方式下，該輸出腳位的輸出信號不同，則亦可據(jù)此判定存在錯誤狀況。在另一實施例中，該集成電路芯片具有二輸入腳位PE及PS (未顯示于圖中)，腳位PE及PS的電壓由控制模塊24控制，用以指示第一開關(guān)SI及第二開關(guān)S2為開啟或關(guān)閉。其中，當腳位PE具有一高電位電壓，表示第一開關(guān)SI及第二開關(guān)S2其一為開啟，另一為關(guān)閉。此外，當腳位PS具有一低電位電壓，表示第一開關(guān)SI為關(guān)閉，第二開關(guān)S2為開啟；反之，當腳位PS具有一高電位電壓，表示第一開關(guān)SI為開啟，第二開關(guān)為關(guān)閉。換言之，在焊墊22于未透過搭接線32連接至外部電壓供應(yīng)端前的測試過程中，控制模塊24首先使腳位PE具有高電位電壓以及腳位PS具有低電位電壓，使得第一開關(guān)SI為關(guān)閉，第二開關(guān)為開啟，以測量第一電壓Vl ;接著，控制模塊24使腳位PE維持高電位電壓但使腳位PS轉(zhuǎn)為具有高電位電壓，使得第一開關(guān)SI為開啟，第二開關(guān)S2為關(guān)閉，以測量第二電壓V2。于焊墊22可正常運作的狀況，其測試結(jié)果亦如圖3(A)所示。而后，于焊墊22已透過搭接線連接至外部電壓供應(yīng)端之后的測試過程中，控制模塊24同樣控制腳位PE及腳位PS以達到測量第一電壓Vl及第二電壓V2的目的。在搭接線32未脫落而無接觸不良的問題之狀況下，其測試結(jié)果則如圖3(B)所示。在完成測試之后，當該集成電路芯片處于一正常運作模式，控制模塊24可將第一開關(guān)SI與第二開關(guān)S2皆關(guān)閉，令焊墊22只透過搭接線32接收外部電壓供應(yīng)端34提供的控制電壓。采用這種連接方式時，焊墊22和供電端VDD或接地端GND間都不會有漏電路徑，因此可避免先前技術(shù)中有固定耗電的問題。根據(jù)本發(fā)明的另一具體實施例為一種可實現(xiàn)在圖2(A)及圖2(B)所示的集成電路芯片的測試方法。圖4為該測試方法的流程圖。該方法首先執(zhí)行步驟S42，在開啟第一開關(guān)SI并關(guān)閉第二開關(guān)S2后，測量與焊墊22相關(guān)的一受測點，產(chǎn)生一第一受測結(jié)果。接著，該方法執(zhí)行另一測量步驟S44，在開啟第二開關(guān)S2并關(guān)閉第一開關(guān)SI后，再次測量該受測點，產(chǎn)生一第二受測結(jié)果。其后，該方法即執(zhí)行一判斷步驟S46，根據(jù)該第一受測結(jié)果及該第二受測結(jié)果判斷搭接線32是否存在一連接錯誤。就圖2(B)所示的范例而言，若該第一受測結(jié)果不同于該第二受測結(jié)果，錯誤狀況被判定為存在。須說明的是，步驟S42和步驟S44的執(zhí)行順序可互換。此外，上述測試方法中采用的受測點亦不以焊墊22本身為限，并且焊墊22亦不以接合復(fù)選墊為限。易言之，上述測試方法亦可用于測試各種資料輸入/輸出焊墊或電力供應(yīng)焊墊是否與外部電路正確連接。
如上所述，藉由在測試過程中選擇性地將焊墊連接至不同參考電壓并比較相對應(yīng)的測試結(jié)果，根據(jù)本發(fā)明的集成電路芯片和測試方法可有效判斷與該焊墊相關(guān)的電性連接是否正常。由于在芯片處于正常運作模式時，焊墊和供電端/接地端之間可被控制為不存在漏電路徑，根據(jù)本發(fā)明的集成電路芯片可避免先前技術(shù)使用電阻造成固定耗電的問題。相較于先前技術(shù)，根據(jù)本發(fā)明之測試方法及集成電路芯片具有低耗電且能有效確認是否存在連接錯誤的優(yōu)點。藉由以上較佳具體實施例的詳述，希望能更加清楚描述本發(fā)明的特征與精神，而并非以上述所揭示的較佳具體實施例來對本發(fā)明的范疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排于本發(fā)明所欲申請的專利范圍的范疇內(nèi)。
權(quán)利要求
1.一種集成電路芯片，包含 一焊墊； 一第一電阻與一第一開關(guān)，串接于該焊墊與一第一參考電壓端之間； 一第二電阻與一第二開關(guān)，串接于該焊墊與一第二參考電壓端之間；以及 一控制模塊，用以配合一錯誤判斷機制開啟或關(guān)閉該第一開關(guān)及該第二開關(guān)，其中該錯誤判斷機制用以判定與該焊墊相關(guān)的一錯誤狀況是否存在； 其中，該第二參考電壓端的電壓不同于該第一參考電壓端的電壓。
2.如權(quán)利要求I所述的集成電路芯片，其特征在于，于該錯誤判斷機制中，當該控制模塊開啟該第一開關(guān)并關(guān)閉該第二開關(guān)，與該焊墊相關(guān)的一受測點具有一第一受測結(jié)果；當該控制模塊開啟該第二開關(guān)并關(guān)閉該第一開關(guān)，該受測點具有一第二受測結(jié)果；該第一受測結(jié)果及該第二受測結(jié)果用以判定與該焊墊相關(guān)的該錯誤狀況是否存在。
3.如權(quán)利要求2所述的集成電路芯片，其特征在于，在該焊墊透過一搭接線接收一外部電壓之前，當該第一受測結(jié)果指出該焊墊與該第一參考電壓端大致等電位，且該第二受測結(jié)果指出該焊墊與該第二參考電壓端大致等電位，該錯誤狀況被判定為不存在。
4.如權(quán)利要求2所述的集成電路芯片，其特征在于，在該焊墊已透過一搭接線接收一外部電壓之后，當該第一受測結(jié)果不同于該第二受測結(jié)果，該錯誤狀況被判定為存在。
5.如權(quán)利要求2所述的集成電路芯片，其特征在于，該第一參考電壓端為一電源供應(yīng)端，該第二參考電壓端為一接地端。
6.如權(quán)利要求2所述的集成電路芯片，其特征在于，該受測點為該焊墊本身。
7.如權(quán)利要求2所述的集成電路芯片，其特征在于，該第一開關(guān)與該第二開關(guān)分別包含一金氧半導(dǎo)體場效晶體管。
8.如權(quán)利要求7所述的集成電路芯片，其特征在于，該第一電阻與該第二電阻分別為該第一開關(guān)與該第二開關(guān)所包含的該金氧半導(dǎo)體場效晶體管的內(nèi)電阻。
9.如權(quán)利要求2所述的集成電路芯片，其特征在于，當該集成電路芯片處于一正常運作模式，該控制模塊關(guān)閉該第一開關(guān)與該第二開關(guān)。
10.一種芯片測試方法，用以測試一集成電路芯片，其包含一焊墊、一第一電阻、一第一開關(guān)、一第二電阻、一第二開關(guān)，該第一電阻與該第一開關(guān)串接于該焊墊與一第一參考電壓端之間，該第二電阻與該第二開關(guān)串接于該焊墊與一第二參考電壓端之間，該第二參考電壓端之電壓不同于該第一參考電壓端的電壓，該測試方法包含 開啟該第一開關(guān)并關(guān)閉該第二開關(guān)后，測量與該焊墊相關(guān)的一受測點，產(chǎn)生一第一受測結(jié)果； 開啟該第二開關(guān)并關(guān)閉該第一開關(guān)后，測量該受測點，產(chǎn)生一第二受測結(jié)果；以及 根據(jù)該第一受測結(jié)果及該第二受測結(jié)果判斷一錯誤狀況是否存在。
11.如權(quán)利要求10所述的芯片測試方法，其特征在于，在該焊墊透過一搭接線接收一外部電壓之前，若該第一受測結(jié)果指出該焊墊與該第一參考電壓端大致等電位，且該第二受測結(jié)果指出該焊墊與該第二參考電壓端大致等電位，該錯誤狀況被判定為不存在。
12.如權(quán)利要求10所述的芯片測試方法，其特征在于，在該焊墊已透過一搭接線接收一外部電壓之后，若該第一受測結(jié)果不同于該第二受測結(jié)果，該錯誤狀況被判定為存在。
13.如權(quán)利要求10所述的芯片測試方法，其特征在于，該第一參考電壓端為一電源供應(yīng)端，該第二參考電壓端為一接地端。
14.如權(quán)利要求10所述的芯片測試方法，其特征在于，該受測點為該焊墊本身。
15.如權(quán)利要求10所述的芯片測試方法，其特征在于，若該第一受測結(jié)果不同于該第二受測結(jié)果，該錯誤狀況被判定為存在。
16.如權(quán)利要求10所述的芯片測試方法，其特征在于，當該集成電路芯片處于一正常運作模式，該第一開關(guān)與該第二開關(guān)被關(guān)閉。
全文摘要
本發(fā)明涉及一種集成電路芯片及其測試方法。集成電路芯片包含焊墊、第一電阻、第一開關(guān)、第二電阻、第二開關(guān)、控制模塊。第一電阻與第一開關(guān)串接于該焊墊與第一參考電壓端之間。第二電阻與第二開關(guān)串接于該焊墊與第二參考電壓端之間。該控制模塊配合一錯誤判斷機制選擇性地開啟或關(guān)閉該第一開關(guān)及該第二開關(guān)。該錯誤判斷機制用以判定與該焊墊相關(guān)的一錯誤狀況是否存在。
文檔編號G01R31/02GK102778628SQ20111013411
公開日2012年11月14日 申請日期2011年5月13日 優(yōu)先權(quán)日2011年5月13日
發(fā)明者伍佑國, 孫善政, 辜志正 申請人:晨星半導(dǎo)體股份有限公司, 晨星軟件研發(fā)(深圳)有限公司