專利名稱：一種基于fpga的便攜式數(shù)字存儲示波器的制作方法
技術(shù)領(lǐng)域：
本實用新型是ー種基于FPGA的便攜性數(shù)字存儲示波器，屬于儀器儀表領(lǐng)域。
背景技術(shù)：
數(shù)字存儲示波器作為現(xiàn)場測試技術(shù)的重要工具而被廣泛使用于各個測試領(lǐng)域。但由于臺式數(shù)字示波器體積過于龐大，不方便攜帯進行現(xiàn)場測試和野外作業(yè)，已經(jīng)不能滿足人們的工作需要，因此便攜式數(shù)字示波器有了一定的發(fā)展空間。目前，國外的便攜式數(shù)字示波器在市場上占據(jù)統(tǒng)治地位，國內(nèi)的研究起步比較晚，且市場上多為低端產(chǎn)品，且價格昂貴。專利號為200610155604. 9、名稱為《一種便攜式通用數(shù)字存儲示波器》的專利即屬于此列。
發(fā)明內(nèi)容針對市場上產(chǎn)品便攜性不足，性價比低的情況，本實用新型提供了一種基于FPGA的便攜式數(shù)字存儲示波器，將信號處理等都放在FPGA內(nèi)部進行處理，外部電路僅放大器和模擬數(shù)字信號轉(zhuǎn)換器，再配備VGA顯示器組成示波器，以達(dá)到成本低廉、體積小、FPGA內(nèi)部處理信號可保證系統(tǒng)的可靠性之目的。本實用新型是通過以下方式來實現(xiàn)的一種基于FPGA的便攜式數(shù)字存儲示波器，包括鍵盤、運算放大模塊、模數(shù)轉(zhuǎn)換器、VGA顯示器和FPGA模塊，其特征在于FPGA模塊包括VGA顯示控制模塊、鍵盤控制模塊、時間控制模塊、采樣模塊、時鐘信號產(chǎn)生模塊和雙端ロ存儲器，時間控制模塊分別和鍵盤控制模塊、采樣模塊、時鐘信號產(chǎn)生模塊和雙端ロ存儲器相連接，雙端ロ存儲器分別和VGA顯示控制模塊、采樣模塊相連接；運算放大模塊輸出端和模數(shù)轉(zhuǎn)換器的輸入端相連接，模數(shù)轉(zhuǎn)換器的輸出端和FPGA模塊中的采樣模塊相連接，VGA顯示器和FPGA模塊中的VGA顯示控制模塊相連接，鍵盤和FPGA模塊中的鍵盤控制模塊相連接。上述FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列。 上述VGA (Video Graphics Array)是 IBM 在 1987 年隨 PS/2 機一起推出的一種視頻傳輸標(biāo)準(zhǔn)，具有分辨率高、顯示速率快、顏色豐富等優(yōu)點，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。本實用新型各模塊的功能作用如下A.模擬信號輸入經(jīng)運算放大模塊可調(diào)節(jié)放大倍數(shù)，使?jié)M足模數(shù)轉(zhuǎn)換器采樣的電壓幅值要求；B.放大后的信號輸入模數(shù)轉(zhuǎn)換器進行模擬信號到數(shù)字信號的轉(zhuǎn)換，然后將數(shù)字信號送入FPGA模塊內(nèi)部的采樣模塊；C. FPGA模塊內(nèi)部的采樣模塊對送入的數(shù)字信號進行采樣，采樣率由時間控制模塊控制，而時間控制模塊的控制時鐘由時鐘信號產(chǎn)生模塊產(chǎn)生；D.采樣得到的數(shù)據(jù)在FPGA模塊內(nèi)部被存入雙端ロ存儲器；[0013]E. VGA顯示 控制模塊從雙端ロ存儲器讀取數(shù)據(jù)并且在VGA顯示器上顯示波形和數(shù)據(jù)；F.鍵盤控制模塊根據(jù)鍵盤輸入對時間控制模塊進行采樣率的間接控制，從而使示波器顯示的波形更好。本實用新型優(yōu)點為成本低廉、體積小、FPGA內(nèi)部處理信號可保證系統(tǒng)的可靠性。
圖I是本實用新型的結(jié)構(gòu)示意圖。其中I、運算放大模塊，2、模數(shù)轉(zhuǎn)換器，3、VGA顯示器，4、鍵盤，5、FPGA模塊，6、VGA顯示控制模塊，7、鍵盤控制模塊，8、時間控制模塊，9、采樣模塊，10、時鐘信號產(chǎn)生模塊，11、雙端ロ存儲器。圖2是本實用新型中的模數(shù)轉(zhuǎn)換器的電路圖。圖中P4是header8*2，是ー個8*2公引腳連接器，其中P4的1、3、5、7、9、11、13、15和FPGA模塊相連，2、4、6、8、10、12、14、16和模數(shù)轉(zhuǎn)換芯片相連，P5是2引腳連接器，P5的I腳和FPGA模塊相連，2腳和模數(shù)轉(zhuǎn)換芯片的CLK相連(如圖所示)，模數(shù)轉(zhuǎn)換芯片的17腳Ain接運算放大模塊，11、19腳接5V電源，13、14腳各自連接ー IK電阻后接2. 5V電源，15、16腳經(jīng)電容C6和地相連，I、12、18腳接地，20腳接3V電源。本實用新型模數(shù)轉(zhuǎn)換器中的模數(shù)轉(zhuǎn)換芯片型號為ADS830e。
具體實施方式
以下結(jié)合附圖和實施例對本實用新型作進ー步說明，但不限于此。實施例一種基于FPGA的便攜式數(shù)字存儲示波器，如圖1-2所示，包括鍵盤4、運算放大模塊I、模數(shù)轉(zhuǎn)換器2、VGA顯示器3和FPGA模塊5，其特征在于FPGA模塊5包括VGA顯示控制模塊6、鍵盤控制模塊7、時間控制模塊8、采樣模塊9、時鐘信號產(chǎn)生模塊10和雙端ロ存儲器11，時間控制模塊8分別和鍵盤控制模塊7、采樣模塊9、時鐘信號產(chǎn)生模塊10和雙端ロ存儲器11相連接，雙端ロ存儲器11分別和VGA顯示控制模塊6、采樣模塊9相連接；運算放大模塊I輸出端和模數(shù)轉(zhuǎn)換器2的輸入端相連接，模數(shù)轉(zhuǎn)換器2的輸出端和FPGA模塊5中的采樣模塊9相連接，VGA顯示器3和FPGA模塊5中的VGA顯示控制模塊6相連接，鍵盤4和FPGA模塊5中的鍵盤控制模塊7相連接。本實用新型采用型號為Xilinx Spartan_3E，500K的FPGA來作為設(shè)備的主控，用來作外設(shè)控制和高速信號處理。采用NE5532組成的信號放大調(diào)理電路來作為前期信號的預(yù)處理，再通過FPGA時鐘控制的模擬數(shù)字轉(zhuǎn)換器將模擬信號轉(zhuǎn)換成數(shù)字信號。在此之后通過FPGA內(nèi)部的邏輯控制將讀取后的信號存入內(nèi)部的雙端ロ存儲器，同時VGA控制器控制VGA顯示器顯示信號的波形。本實用新型采用的運算放大模塊型號為NE5532 ；VGA顯示器型號為S23A700D ；
權(quán)利要求1.一種基于FPGA的便攜式數(shù)字存儲示波器，包括鍵盤、運算放大模塊、模數(shù)轉(zhuǎn)換器、VGA顯示器和FPGA模塊，其特征在于FPGA模塊包括VGA顯示控制模塊、鍵盤控制模塊、時間控制模塊、采樣模塊、時鐘信號產(chǎn)生模塊和雙端ロ存儲器，時間控制模塊分別和鍵盤控制模塊、采樣模塊、時鐘信號產(chǎn)生模塊和雙端ロ存儲器相連接，雙端ロ存儲器分別和VGA顯示控制模塊、采樣模塊相連接；運算放大模塊輸出端和模數(shù)轉(zhuǎn)換器的輸入端相連接，模數(shù)轉(zhuǎn)換器的輸出端和FPGA模塊中的采樣模塊相連接，VGA顯示器和FPGA模塊中的VGA顯示控制模塊相連接，鍵盤和FPGA模塊中的鍵盤控制模塊相連接。
專利摘要一種基于FPGA的便攜性數(shù)字存儲示波器，屬儀器儀表領(lǐng)域。包括鍵盤和FPGA模塊等，其中FPGA模塊包括VGA顯示控制模塊、鍵盤控制模塊、時間控制模塊、采樣模塊、時鐘信號產(chǎn)生模塊和雙端口存儲器，時間控制模塊分別和鍵盤控制模塊、采樣模塊、時鐘信號產(chǎn)生模塊和雙端口存儲器相連接，雙端口存儲器分別和VGA顯示控制模塊、采樣模塊相連接；運算放大模塊輸出端和模數(shù)轉(zhuǎn)換器的輸入端相連接，模數(shù)轉(zhuǎn)換器的輸出端和FPGA模塊中的采樣模塊相連接，VGA顯示器和FPGA模塊中的VGA顯示控制模塊相連接，鍵盤和FPGA模塊中的鍵盤控制模塊相連接。本實用新型優(yōu)點為成本低廉、體積小、FPGA內(nèi)部處理信號可保證系統(tǒng)的可靠性。
文檔編號G01R13/02GK202393801SQ201120505490
公開日2012年8月22日 申請日期2011年12月7日 優(yōu)先權(quán)日2011年12月7日
發(fā)明者劉梟, 姚佳毅, 彭競宇, 梁博濤, 馬丕明 申請人:山東大學(xué)