專利名稱：微機(jī)電半導(dǎo)體器件傳感器的制作方法
微機(jī)電半導(dǎo)體器件傳感器本發(fā)明涉及一種微機(jī)電半導(dǎo)體器件，其帶有半導(dǎo)體材料構(gòu)成的彎曲元件以及在彎曲元件內(nèi)部的對(duì)機(jī)械應(yīng)力敏感的晶體管。本發(fā)明尤其是涉及一種在通常的半導(dǎo)體制造工藝方面兼容的微機(jī)電器件，其耗電低，并且尤其是涉及一種耗電低的微機(jī)電CMOS壓力傳感器或者CMOS加速度傳感器?？梢杂米鲏毫鞲衅骰蛘呒铀俣葌鞲衅鞯奈C(jī)電半導(dǎo)體器件原則上已知，并且在實(shí)踐中證明是可用的。這種微機(jī)電半導(dǎo)體器件通常具有在外部作用力的影響下能夠可逆變形的彎曲元件，該彎曲元件可以是膜、彎曲梁等等。彎曲元件在此由半導(dǎo)體材料構(gòu)成。在彎曲元件的區(qū)域中，其設(shè)置有集成的晶體管，該晶體管對(duì)機(jī)械應(yīng)力敏感。多個(gè)這種晶體管可以連接為測(cè)量橋(Messbruecke)。本發(fā)明的任務(wù)是，提出一種用于微機(jī)電半導(dǎo)體器件的能夠可逆變形的彎曲元件的集成晶體管，其中晶體管基本上不受:寄生影響因素的影響。為了解決該任務(wù)，借助本發(fā)明提出了一種微機(jī)電半導(dǎo)體器件，其設(shè)置有-半導(dǎo)體襯底，-半導(dǎo)體材料構(gòu)成的、能夠可逆變形的彎曲元件，以及-對(duì)機(jī)械應(yīng)力敏感的至少一個(gè)晶體管，其構(gòu)建為彎曲元件中的集成部件，-其中晶體管設(shè)置在引入彎曲元件中的、第一導(dǎo)電類型的半導(dǎo)體材料構(gòu)成的、注入的有源區(qū)阱中，-其中在有源區(qū)阱中構(gòu)建有兩個(gè)彼此間隔的、第二導(dǎo)電類型的半導(dǎo)體材料構(gòu)成的、注入的漏極區(qū)和源極區(qū)，溝道區(qū)在它們之間延伸，-其中第二導(dǎo)電類型的半導(dǎo)體材料構(gòu)成的、注入的饋電線朝向漏極區(qū)和源極區(qū)引導(dǎo)，-其中有源區(qū)阱的上側(cè)被柵極氧化物覆蓋，以及-其中在溝道區(qū)的區(qū)域中在柵極氧化物上有多晶硅構(gòu)成的柵電極，同樣由多晶硅構(gòu)成的饋電線引導(dǎo)至該柵電極。根據(jù)本發(fā)明，晶體管構(gòu)建在有源區(qū)阱內(nèi)，該有源區(qū)阱通過注入引入到彎曲元件中，并且具有第一導(dǎo)電類型的摻雜的半導(dǎo)體材料。例如，彎曲元件的半導(dǎo)體材料被弱地P-摻雜，而有源區(qū)阱被弱地η-摻雜。如下兩個(gè)區(qū)被注入有源區(qū)阱中，即漏極區(qū)和源極區(qū)。在這些區(qū)內(nèi)，所述阱被強(qiáng)地P+摻雜。整個(gè)阱(以及必要時(shí)在阱周圍的區(qū)域)被柵極氧化物(例如氧化硅)覆蓋。于是，在阱的上側(cè)內(nèi)以及阱周圍的區(qū)域內(nèi)尤其是并不存在場(chǎng)氧化物。由此，彎曲元件在其設(shè)置有晶體管的區(qū)域中具有均勻的厚度，這對(duì)于穩(wěn)定的機(jī)械特性(尤其是對(duì)于應(yīng)力場(chǎng)的均勻化)是有利的。此外，在根據(jù)本發(fā)明的晶體管中，省去了引導(dǎo)至漏極區(qū)和源極區(qū)以及柵極氧化物的、金屬構(gòu)成的饋電線。更確切地說，引導(dǎo)至漏極區(qū)和源極區(qū)的饋電線構(gòu)建為強(qiáng)摻雜的、注入的、第二導(dǎo)電類型的饋電線。晶體管一柵極如其饋電線那樣由多晶硅構(gòu)成。通過所有這些措施，實(shí)現(xiàn)了一方面必須施加盡可能小的氧化層厚度，并且所使用的材料具有與彎曲元件的材料基本上相同的熱膨脹系數(shù)。下面借助附圖進(jìn)一步闡述本發(fā)明。在此，在各附圖中、
圖I示出了用于制造根據(jù)本發(fā)明的結(jié)構(gòu)的工藝a)裸晶片b)氧化和開窗口
c)刻蝕空腔d)接合頂晶片(隨后進(jìn)行CMOS工藝，該工藝未被特別示出)e)刻蝕溝槽(在CMOS工藝之后)。圖2示出了根據(jù)圖I的工藝制造的壓力傳感器的簡(jiǎn)化的三維剖視圖。圖3示出了用于制造根據(jù)本發(fā)明的結(jié)構(gòu)的可替選的第二工藝a)裸晶片b)氧化和開窗口c)刻蝕空腔d)接合操作晶片(隨后在帶有空腔的頂晶片上進(jìn)行CMOS工藝，該工藝未被特別示出)e)刻蝕溝槽(在CMOS工藝之后)。圖4示出了根據(jù)圖3的工藝制造的壓力傳感器的簡(jiǎn)化的三維剖視圖。圖5至

圖10示出了用于制造根據(jù)本發(fā)明的結(jié)構(gòu)的可替選的第三工藝a)裸晶片b)氧化c)施加多晶硅層和部分氧化物d)第二裸晶片e)氧化和開窗口f)刻蝕空腔g)接合操作晶片h)部分研磨(隨后在帶有空腔的頂晶片上進(jìn)行CMOS工藝，該工藝未被特別示出)i)刻蝕溝槽(在CMOS工藝之后)j)根據(jù)圖5至圖9的工藝制造的壓力傳感器的簡(jiǎn)化的三維剖視圖。圖11示出了晶體管的布局的例子。圖12示出了四個(gè)晶體管成為惠斯通電橋(晶體管作為電阻的工作方式)的連接。圖13示出了四個(gè)晶體管和兩個(gè)另外的晶體管成為帶有參考電壓源的惠斯通電橋的示例性連接。圖14示出了惠斯通電橋的布局例子。圖15示出了八個(gè)晶體管成為惠斯通電橋的連接，其帶有短接的第二惠斯通電橋作為參考電壓源。圖16示出了在帶有溝槽結(jié)構(gòu)的傳感器小片上的四個(gè)根據(jù)圖12的惠斯通電橋的設(shè)
置例子。圖17示出了在帶有溝槽結(jié)構(gòu)的傳感器小片上的四個(gè)惠斯通電橋的設(shè)置例子，其帶有四個(gè)作為無應(yīng)力的參考的根據(jù)圖15的惠斯通電橋(為了清楚起見，未示出電壓參考。在此，在每個(gè)惠斯通電橋?qū)Φ那闆r下，原則上除了無應(yīng)力的參考電橋之外短接的第三惠斯通電橋是足夠的。由此，可以在小片上存在12個(gè)惠斯通電橋)。
圖18示出了差動(dòng)級(jí)的布局例子。圖19示出了帶有差動(dòng)放大器和作為參考電壓源的參考差動(dòng)放大器的電路的電路例子。圖20示出了帶有方形的溝槽系統(tǒng)的示例性膜幾何結(jié)構(gòu)的視圖的a)俯視圖b)仰視圖。圖21示出了帶有方形的溝槽系統(tǒng)和菱形的中央部分的示例性膜幾何結(jié)構(gòu)的視圖的a)俯視圖
b)仰視圖。圖22示出了帶有在角部被斜切的方形的溝槽系統(tǒng)和菱形的中央部分的示例性膜幾何結(jié)構(gòu)的視圖的a)俯視圖b)仰視圖。圖23示出了帶有方形的溝槽系統(tǒng)和在角部中的接片的示例性膜幾何結(jié)構(gòu)的視圖的a)俯視圖b)仰視圖。圖24示出了帶有圓形的溝槽系統(tǒng)和圓形的空腔的示例性膜幾何結(jié)構(gòu)的視圖的a)俯視圖b)仰視圖。圖25示出了帶有方形的溝槽系統(tǒng)和不連續(xù)的接片的示例性膜幾何結(jié)構(gòu)的視圖的a)俯視圖b)仰視圖。圖26和圖27示出了帶有附加的溝槽的傳感器。圖28示出了帶有通過刻蝕的支承結(jié)構(gòu)97的質(zhì)量減少部的加強(qiáng)塊(中央膜強(qiáng)化物)。圖29和圖30示出了示例性的差動(dòng)壓力傳感器，其由上述傳感器通過刻蝕開口 119形成。圖31示出了帶有圓形空腔、溝槽系統(tǒng)的圓形外邊緣和菱形中央部分的示例性膜幾何結(jié)構(gòu)的視圖的a)俯視圖b)仰視圖。圖32示出了帶有圓形空腔、溝槽系統(tǒng)的圓形外邊緣和菱形中央部分以及用于保護(hù)該系統(tǒng)防止外部產(chǎn)生的應(yīng)力傳播的附加溝槽的示例性膜幾何結(jié)構(gòu)的視圖的a)俯視圖b)仰視圖。圖33示出了根據(jù)圖34和圖35的電橋作為帶有參考電壓源的測(cè)量電橋的電路圖。圖34示出了帶有共同的柵極的測(cè)量電橋的布局例子。
圖35示出了帶有共同的柵極的測(cè)量電橋的另外的布局例子。圖36示出了根據(jù)圖37的晶體管作為帶有參考電壓源的測(cè)量電橋的等效電路圖。圖37示出了帶有四個(gè)端子的特別小的測(cè)量電橋晶體管的布局例子。圖38示出了細(xì)節(jié)圖。圖39示出了在微機(jī)電半導(dǎo)體器件的彎曲元件(例如膜)內(nèi)的、彎曲敏感的晶體管的構(gòu)型和結(jié)構(gòu)的圖形視圖。圖40示出了在圖39的箭頭A的方向上對(duì)于膜或者彎曲元件的部分區(qū)域的俯視圖，在該膜或者彎曲元件中構(gòu)建有晶體管。本發(fā)明以用于檢測(cè)低壓的壓力傳感器為例子來進(jìn)行闡述。對(duì)于本發(fā)明而言，第一個(gè)重要的點(diǎn)是在進(jìn)行CMOS步驟之前制造壓力傳感器空腔4。由此，可以在表面上進(jìn)行任意的標(biāo)準(zhǔn)CMOS工藝。這使得能夠?qū)崿F(xiàn)作為第二重要步驟的將CMOS晶體管設(shè)置在膜上，使得其在膜偏轉(zhuǎn)的情況下位于最佳機(jī)械應(yīng)力的區(qū)域中。該點(diǎn)可以通過分析思考和/或有限元仿真來確定。在圖I和圖2中以主要步驟示出了示例性的第一工藝。該第一工藝的變形方案在下文中進(jìn)行描述?；镜闹圃旃に囈缘谝痪琁開始，該第一晶片優(yōu)選由與之后使用的第二晶片5相同的材料構(gòu)成。在該晶片上沉積層2，其用于之后的連接。在硅晶片的情況下，通過氧化將該層構(gòu)建為3102層2。在該層中，開窗口并且刻蝕以后的壓力傳感器空腔4。(圖Ic)該刻蝕優(yōu)選通過DRIE刻蝕步驟或者等離子體刻蝕步驟來進(jìn)行，因?yàn)橛绕涫堑谝粋€(gè)形成直的 壁3。上部的晶片5同樣設(shè)置有氧化層，并且接合到第一晶片I上并且被研磨。(圖Id)接合工藝在此優(yōu)選在真空中進(jìn)行。這導(dǎo)致并未用氣體填充的空腔，并且消除了以后空腔中內(nèi)部壓力的溫度相關(guān)性。通過該工藝，在空腔4的區(qū)域中形成膜，其厚度通過研磨工藝來確定。結(jié)果得到一種晶片封裝，其可以如正常的SOI材料那樣使用在標(biāo)準(zhǔn)CMOS工藝中或者標(biāo)準(zhǔn)雙極性工藝中。在CMOS處理之后(該處理在此無需進(jìn)一步描述，因?yàn)樵撎幚砜梢詮臉?biāo)準(zhǔn)文獻(xiàn)中得到)，于是可以將另外的微機(jī)械結(jié)構(gòu)6刻蝕到表面11中(圖Ie)。在示例性的壓力傳感器情況下，這些微機(jī)械結(jié)構(gòu)6例如形成溝槽結(jié)構(gòu)，其形成近似地封閉的環(huán)或者四邊形，它們僅僅通過一些接片8中斷(圖2)。在此，在中間形成中央片12(稱為加強(qiáng)塊(Boss))，其由于較大的厚度而表現(xiàn)出強(qiáng)化。溝槽6的底部是較小厚度的膜7。其典型地吸收明顯更小的力。在此重要的是，溝槽6的外邊緣距空腔3的壁足夠遠(yuǎn)，因?yàn)榉駝t在制造中小的調(diào)節(jié)誤差對(duì)于機(jī)械應(yīng)力并且由此對(duì)于測(cè)量結(jié)果具有巨大影響。這是重要的創(chuàng)新。否則會(huì)遇到傳感器特性的制造技術(shù)上的可復(fù)制性問題，這導(dǎo)致增大校準(zhǔn)開銷并且由此導(dǎo)致相應(yīng)的成本。由此，作用于中央片12的壓力實(shí)際上僅僅通過機(jī)械的拉應(yīng)力經(jīng)由接片8引開。因此有意義的是，將部件9設(shè)置到接片上，部件對(duì)機(jī)械應(yīng)力敏感并且要檢測(cè)該應(yīng)力。部件于是通過線路與端子10連接。通過溝槽，于是相對(duì)于應(yīng)力敏感的電子部件調(diào)整機(jī)械應(yīng)力場(chǎng)?？商孢x地，空腔也可以刻蝕到上部晶片中。這在圖3和圖4中相應(yīng)地以步驟a至f中示出。前面的兩個(gè)工藝的主要缺點(diǎn)是，對(duì)于溝槽6的刻蝕缺少自然的刻蝕停止部。因此，在溝槽的底部上的膜7的厚度難以控制。因此，相對(duì)誤差比較大，這導(dǎo)致傳感器參數(shù)的偏差。在圖5至圖10中的主要步驟中以及步驟a至j中示出了示例性的第三工藝，其不具有該缺點(diǎn)。制造工藝以第一晶片13開始，該第一晶片優(yōu)選由與以后使用的第二晶片16相同的材料構(gòu)成。在該晶片上施加連接層，在硅晶片的情況下連接層是SiO2層14。在該SiO2層上沉積另外的層，例如多晶硅層或者無定形硅層15，并且在表面上氧化(圖5c)。該層的 沉積典型地可以被非常良好地控制，并且因此在其結(jié)果中比在描述的前兩個(gè)工藝中的溝槽刻蝕明顯更精確。第二晶片16同樣被氧化，使得同樣形成氧化層17。在其中開至少一個(gè)窗口，并且刻蝕以后的空腔18。該刻蝕優(yōu)選通過DRIE刻蝕步驟來進(jìn)行，因?yàn)檫@導(dǎo)致直的壁(圖6f)。在上部晶片13中的空腔18的刻蝕在下文中不進(jìn)一步描述，然而其當(dāng)然同樣是可能的。上部的第一晶片13接合到第二晶片16上(圖7)并且接著被研磨(圖8)。接合工藝在此優(yōu)選又在真空中實(shí)施，以便消除以后在空腔18中的內(nèi)部壓力的溫度相關(guān)性。由此，在空腔的區(qū)域中形成膜，其厚度通過研磨工藝來確定。結(jié)果，又獲得一種晶片封裝，其原則上可以與標(biāo)準(zhǔn)晶片一樣使用在標(biāo)準(zhǔn)CMOS工藝或者標(biāo)準(zhǔn)雙極性工藝中。在CMOS處理或者雙極性處理之后，于是如前面描述的工藝中那樣可以將另外的微機(jī)械結(jié)構(gòu)例如溝槽19刻蝕到表面24中(圖10)。在壓力傳感器的情況中，這些微機(jī)械結(jié)構(gòu)19又例如是溝槽結(jié)構(gòu)，其形成近似封閉的環(huán)或者四邊形，它們僅僅通過一些接片20中斷。在此，在中央又形成中央片21，其由于較大的厚度而表現(xiàn)出強(qiáng)化。溝槽19的底部是較小厚度的膜25。其實(shí)際上沒有吸收力。不同于第一方法，通過附加的層15和從中得出的附加的氧化層14，可以比在第一方法中更精確地停止溝槽19的刻蝕。由此,機(jī)電特性可以更精確地以更好的重復(fù)準(zhǔn)確性來制造,這明顯降低校準(zhǔn)成本。如在第一工藝結(jié)果中那樣，作用于中央片21的壓力(參見圖10)實(shí)際上僅僅通過接片20引開。因此又有意義的是，將電子部件22設(shè)置到接片上，其對(duì)機(jī)械應(yīng)力敏感并且要檢測(cè)這些應(yīng)力。它們于是通過線路與端子23連接。當(dāng)然也可能的是，附加的層15不是通過沉積而是通過接合和研磨第三晶片來制造。此外可能的是，將附加的層15類型的、超過一個(gè)、被掩埋的絕緣層集成到晶片封裝中。借助如此制造的晶片封裝，在制造溝槽出或19)之前又可以將應(yīng)力敏感的傳感器在其制造之后建立在I旲上。為此，在CMOS工藝或者雙極性工藝中，將應(yīng)力敏感的電子器件建立并連接在相應(yīng)的表面11、24上。對(duì)于CMOS工藝，優(yōu)選使用P摻雜的襯底。例如，可以將壓阻電阻設(shè)置在接片20、8上，并且連接為惠斯通電橋。然而其具有的缺點(diǎn)是，其必須首先被置于工作溫度并且在測(cè)量時(shí)消耗比較多的電能。因此它們對(duì)于能量自給自足的系統(tǒng)并不適合。因此如上面已經(jīng)描述的那樣，本發(fā)明的任務(wù)是消除該問題。
因此有意義的是，并不使用這種簡(jiǎn)單的電子器件，而是使用有源放大元件例如雙極性晶體管和MOS晶體管。其同樣可以連接為惠斯通電橋，然而并不需要加熱時(shí)間并且消耗能量少。圖12示出了示例性的連接。在此，四個(gè)P溝道晶體管85、86、87、88形成惠斯通電橋，其可以在兩個(gè)端子89、90上來量取。在此，晶體管87和85被相同取向地構(gòu)建，并且晶體管對(duì)88、86同樣相同取向，然而垂直于晶體管對(duì)87、85。然而該電路對(duì)于制造誤差非常敏感?，F(xiàn)在為了能夠以足夠的精度來制造這種MOS晶體管電路，需要將晶體管構(gòu)建為使得電學(xué)有源部分是自調(diào)節(jié)的。圖11示出了這種自調(diào)節(jié)的晶體管的示例性布局。在此，P+接觸注入部80和79通過多晶硅柵81來遮擋，使得在錯(cuò)移的情況下也始終保留相同的晶體管溝道長(zhǎng)度和晶體管寬度。同樣地，多晶硅柵81遮擋η+溝道停止注入部。柵極通過低歐姆值的折線(Poly-Leitung)連接。
由此，保證了相同設(shè)計(jì)幾何結(jié)構(gòu)的晶體管在其物理實(shí)現(xiàn)中具有相同的幾何結(jié)構(gòu)。這主要通過多晶硅面的構(gòu)型來確定。為了將晶體管分別引入正確的工作點(diǎn)，合乎目的的是，將參考電壓源一同集成到壓力傳感器上。在例子(圖13)中，示例性的參考電壓源由晶體管30和29構(gòu)成。晶體管
31、32、33、34又形成惠斯通電橋，其可以在端子28、36上被量取。二者作為MOS二極管來連接，其方式是將柵極與漏極連接。晶體管30的參考電壓與晶體管31和33的柵極連接。晶 體管29的參考電壓與晶體管32和34的柵極連接。在圖13的例子中，晶體管29的漏極在端子26的電勢(shì)上。該端子在P溝道晶體管的情況下典型地連接到地。因此，晶體管32和34的漏極接觸部同樣與該端子連接。晶體管優(yōu)選用相同的幾何尺寸來實(shí)施。在圖14中給出了局部的惠斯通MOS電橋的布局例子。如果晶體管如圖14中那樣來布置，則晶體管31和34相同地取向。晶體管23和33同樣彼此相同取向，然而垂直于晶體管31和34。圖14示出了示例性的布置。為了將膜上的機(jī)械張力保持為小，膜并不設(shè)置有場(chǎng)氧化物，而是僅僅設(shè)置有整面的、極薄的、幾納米的柵極氧化物以及合適的鈍化物。如果施加場(chǎng)氧化物是不可避免的，則高對(duì)稱性是有意義的，以便將針對(duì)所有應(yīng)力敏感的部件的寄生效應(yīng)保持相同。鈍化物例如在硅壓力傳感器情況下可以由氮化硅構(gòu)成。其具有低的氫擴(kuò)散系數(shù)并且因此保護(hù)部件防止質(zhì)子的擴(kuò)散進(jìn)入和擴(kuò)散出來，質(zhì)子尤其是在持續(xù)存在的電壓和高工作溫度情況下會(huì)導(dǎo)致P電阻和P溝道晶體管的漂移。該效應(yīng)作為NBTI已知。為了避免任何類型的機(jī)械張力，在機(jī)械部件的附近或者甚至在其上并不產(chǎn)生場(chǎng)氧化物等等。因此，尤其是示例性的壓力傳感器的膜僅僅用柵極氧化物和鈍化層(氮化硅)來覆蓋。此外，在小片上的饋電線盡可能不以金屬來實(shí)施(其尤其是相對(duì)于硅具有高的熱膨脹系數(shù))，而是以晶片材料、在硅的情況下作為高摻雜層或者作為高摻雜的多晶娃來實(shí)施，或者如果其他不可能，作為高摻雜的無定形硅或者多晶硅來實(shí)施。晶體管26、28、35、36的漏極饋電線和源極饋電線在該例子(圖14)中例如實(shí)施為P+注入離子36、35、26、28。柵極及其饋電線示例性以多晶硅33、39、31和
32、34、38實(shí)施。在η摻雜的面40中，由于場(chǎng)閾值在該例子中并未形成溝道。這僅僅在多晶硅柵極的邊緣是可能的。因此，注入η+溝道停止部37，其中斷寄生溝道。通過該示例性的全硅實(shí)施形式，由此可能的是，將對(duì)機(jī)械應(yīng)力敏感的元件非常小地、并且對(duì)制造公差和通過異質(zhì)材料引起的熱機(jī)械應(yīng)力不敏感地構(gòu)建，這進(jìn)一步降低了對(duì)于不均勻的應(yīng)力分布的敏感性。雖然進(jìn)行了這些努力，在材料之間仍然存在臨界差(marginale Unterschiede)。因此，在將電子部件設(shè)置在小片上的情況下，并且尤其是在位于膜上的電子部件情況下，注意保持可能的最大的對(duì)稱性。因此，有意義的是，將用于形成差的部件一例如在惠斯通電橋或者差動(dòng)放大器中的部件一盡可能靠近彼此地設(shè)置，以便將制造不均勻性的影響最小化。圖15示出了惠斯通電橋的另一構(gòu)型。在此，驅(qū)動(dòng)晶體管31、32、33、34構(gòu)成的電橋的參考電壓由與其相同的、晶體管30、29、55、56構(gòu)成的電橋產(chǎn)生。合乎目的的是，在此使用相同的布局模塊。參考電橋被短接，并且由此產(chǎn)生參考電壓35,借助該參考電壓來激勵(lì)第一電橋的晶體管31、32、33、34。第二電橋在襯底上盡可能遠(yuǎn)離機(jī)械應(yīng)力然而始終盡可能接近第一電橋地設(shè)置。后者用于將兩個(gè)電橋之間的制造波動(dòng)保持較小。第一電橋設(shè)置在合適的機(jī)械應(yīng)力的點(diǎn)上。這是如下的點(diǎn)在該點(diǎn)上在偏轉(zhuǎn)示例性的膜的情況下形成盡可能高的機(jī) 械應(yīng)力，該應(yīng)力仍然是均勻的，使得制造波動(dòng)不會(huì)變得過于明顯。為了進(jìn)一步減小失調(diào)影響，可以是有意義的是，將多個(gè)電橋設(shè)置在一個(gè)小片上。這例如可以通過如圖16所示的設(shè)置來進(jìn)行。在此，示出了根據(jù)圖12的四個(gè)電橋的可能的設(shè)置。圖17示出了根據(jù)圖15的電橋和參考電橋的設(shè)置。在根據(jù)圖17的布置中，形成三個(gè)補(bǔ)償平面。在四個(gè)晶體管的第一平面中，檢測(cè)機(jī)械應(yīng)力的方向。這通過將彼此垂直的晶體管的值進(jìn)行比較來進(jìn)行。在接下來的平面中，這四個(gè)晶體管在其整體43中與四個(gè)另外的、相同布置的晶體管58比較，它們接近前四個(gè)晶體管43，然而位于機(jī)械上較小負(fù)荷的區(qū)域中，理想地位于中性纖維(neutralen Faser)上。由此，電橋的機(jī)械方式引起的偏移不同于由于制造期間的校正誤差引起的偏移。如果傳感器是對(duì)稱的，則有意義的是，根據(jù)對(duì)稱軸線上位置的數(shù)目(Zaehligkeit)安裝另外的八個(gè)晶體管。在例子中(圖17)，這是四對(duì)傳感器44,57 ;41、60 ;42、59 ;43、58，每對(duì)分別由2乘4個(gè)晶體管構(gòu)成。理論上，設(shè)置單個(gè)晶體管對(duì)于應(yīng)力測(cè)量已經(jīng)足夠。然而在該情況中，所有制造誤差已經(jīng)具有大的影響。在圖34中示出了可替選的第一布局布置。圖33示出了晶體管108、109構(gòu)成的、帶有參考電壓源的關(guān)聯(lián)的電路連接。在此，連接成為惠斯通電橋的四個(gè)晶體管104、105、106、107具有共同的柵極110，這簡(jiǎn)化了布局。電橋通過端子103和102來供給電壓。在電橋的機(jī)械張緊的情況下，在端子111、112上出現(xiàn)電壓。圖35示出了電橋的另一構(gòu)型。如果省去電橋的中間的溝道停止部37，則得到帶有四個(gè)端子的類似場(chǎng)板(Feldplatten)的晶體管115(圖37)。圖36示出了晶體管115的等效電路圖。隨后對(duì)其增加晶體管114和113，它們一方面增大電能消耗(114)，另一方面減小信號(hào)大小(113)。然而，為此可以將結(jié)構(gòu)小型化并且由此將面積需求最小化，這在一些應(yīng)用中是非常有用的。在圖18中示出了傳感器元件41、42、43、44、57、58、59、60的晶體管的一個(gè)可替選的布局布置。在此，四個(gè)晶體管44、45、46、47星形布置。其具有共同的漏極接觸部50，該漏極接觸部通過饋電線49與電流源連接，該電流源并不位于壓力傳感器的膜上。晶體管44、45、46、47的柵極用折線48連接。源極接觸部分別用高摻雜的p+線路51、52、53、54連接。這四個(gè)晶體管例如是差動(dòng)放大器的部分，如在圖19中所示那樣。圖19的所有其他晶體管并不在膜上，而是在襯底上，其下沒有空腔。明顯的是，四個(gè)晶體管的一半、即例如晶體管45和44已經(jīng)足以形成差動(dòng)放大器。然而出于對(duì)稱的原因，帶有四個(gè)晶體管的變形方案是有意義的。
電路由兩個(gè)差動(dòng)放大器構(gòu)成。左邊的差動(dòng)放大器(晶體管65至73)在輸入和輸出中被短接，并且作為用于第二放大器的驅(qū)動(dòng)的參考電壓源來工作。這些晶體管在沒有機(jī)械應(yīng)力的區(qū)域中。前面提及的晶體管44、45、46、47與分別關(guān)聯(lián)的“工作電阻”61、62、63、64形成差動(dòng)級(jí)。電流源74對(duì)這樣形成的差動(dòng)放大器饋電。晶體管74在該例子中是η溝道晶體管。差動(dòng)放大器77、78的輸出在工作中反映出由于機(jī)械應(yīng)力引起的晶體管44、45、46、47的非對(duì)稱性。因?yàn)榫w管46和44不同于晶體管45和47地取向，所以單軸的機(jī)械應(yīng)力導(dǎo)致在77、78上的輸出信號(hào)。差動(dòng)放大器在該例子中通過相同構(gòu)建的、短接的參考差動(dòng)放大器引入工作點(diǎn)中。其和晶體管61、62、63、64、74合乎目的地并不位于膜上，而是在小片的幾乎沒有機(jī)械應(yīng)力的區(qū)域中。為了在沒有應(yīng)力的狀態(tài)中保證部件的電學(xué)參數(shù)的一致性，它們?nèi)匀粦?yīng)當(dāng)盡可能靠近地設(shè)置在其他晶體管附近。因此合乎目的的是，所有元件的對(duì)準(zhǔn)和布局盡可能接近彼此地以相同的取向和相同的布局來實(shí)施，由此尤其是電流鏡對(duì)也良好地彼此協(xié)調(diào)。圖20至25示出了溝槽和空腔的不同實(shí)施形式。在軌道(Race-Track) 6和空腔3的構(gòu)建中，必須考慮不同的因素 I、在軌道外壁和空腔壁之間要保持合適的距離。2、經(jīng)過接片與軌道外壁的外部接觸點(diǎn)的圓不能與軌道外壁相交，因?yàn)檫@會(huì)導(dǎo)致在加強(qiáng)塊12中的機(jī)械應(yīng)力場(chǎng)的扭曲。3、在加強(qiáng)塊12上的接片8的基點(diǎn)之間的連接線不能與加強(qiáng)塊的外邊緣相交，因?yàn)檫@會(huì)導(dǎo)致在加強(qiáng)塊中的機(jī)械應(yīng)力場(chǎng)的扭曲。4、結(jié)構(gòu)應(yīng)當(dāng)盡可能不具有角，因?yàn)樵诮侵袝?huì)出現(xiàn)非常強(qiáng)的應(yīng)力，其會(huì)導(dǎo)致非線性效應(yīng)和雙穩(wěn)定性。與此相對(duì)的是關(guān)于破裂壓力的要求。如果軌道面太大，則軌道膜更快地?cái)嗔?。為了將膜與通過結(jié)構(gòu)和連接技術(shù)引起的機(jī)械應(yīng)力去耦合，因此例如有意義的是，在傳感器周圍制造另外的溝槽93 (圖26)，并且于是制造虛擬的更大的軌道膜，而沒有所提及的斷裂危險(xiǎn)。在此，傳感器懸掛在接片94上。其在理想情況中并不是加強(qiáng)塊12固定在其上的接片8的延長(zhǎng)部。由此，機(jī)械應(yīng)力僅僅間接地從外部傳遞到傳感器9。該原理可以進(jìn)一步通過另外的溝槽95和另外的接片96來繼續(xù)(圖27)。在加強(qiáng)塊的幫助下的構(gòu)造導(dǎo)致提高對(duì)于地震負(fù)荷的敏感性。該敏感性可以通過減小加強(qiáng)塊質(zhì)量來降低(圖28)。在此，在加強(qiáng)塊97中刻蝕合適的支承結(jié)構(gòu)。保留接片，其在合適選擇的情況下產(chǎn)生足夠的平面慣性矩(Flaechentraegheitsmoment),以便保證機(jī)械穩(wěn)定性。傳感器22在此如前面那樣設(shè)置在中斷軌道溝槽19的接片20上。如果要制造差動(dòng)壓力傳感器而不是絕對(duì)壓力傳感器，則這可以通過事后將開口119刻蝕到下部的晶片中來進(jìn)行。圖29和30示出了相應(yīng)的示例性的構(gòu)型。這種構(gòu)造的優(yōu)點(diǎn)是小的開口，并且由此相對(duì)于其中從背面刻蝕空腔的傳感器而言僅僅非常小的穩(wěn)定性損失。接合系統(tǒng)通常由具有明顯不同的熱膨脹系數(shù)的金屬構(gòu)成。此外，金屬導(dǎo)致滯后效應(yīng)。因此有意義的是，將接合墊10盡可能遠(yuǎn)地與傳感器的其余部分去耦合。這可以通過溝槽157形式的機(jī)械保護(hù)環(huán)實(shí)現(xiàn)，其例如盡可能遠(yuǎn)地圍繞墊或者要保護(hù)的部分地設(shè)置(圖32)。借助圖39和40，在下面再次討論低應(yīng)力晶體管的構(gòu)造的特點(diǎn)，該晶體管對(duì)于機(jī)械應(yīng)力敏感并且可以使用在微機(jī)電半導(dǎo)體器件的半導(dǎo)體材料構(gòu)成的、能夠可逆地變形的彎曲元件8a中。對(duì)于機(jī)械應(yīng)力敏感的根據(jù)圖39的晶體管所引入其中的構(gòu)造在此可以如前面借助圖I至10、圖20至32、34、35、37和38所闡述的那樣來實(shí)現(xiàn)。如在圖39和40中所示，晶體管位于兩個(gè)溝槽6之間的設(shè)備晶片5的覆蓋空腔4的區(qū)域的接片8內(nèi)。通過操作晶片1，通風(fēng)通道可以引導(dǎo)至空腔4，然而這對(duì)于晶體管的構(gòu)型和工作方式并不重要。晶體管構(gòu)建在有源區(qū)阱78a中，該有源區(qū)阱通過注入而引入設(shè)備晶片5的P-摻雜的半導(dǎo)體襯底中。在阱78a內(nèi)構(gòu)建有強(qiáng)p+摻雜的源極區(qū)和漏極區(qū)79、80，更確切地說，同樣通過注入來實(shí)現(xiàn)。在這兩個(gè)區(qū)79和80的朝向彼此的端部之間存在晶體管的實(shí)際的溝道區(qū)。有源區(qū)阱78a的整個(gè)上側(cè)被薄的柵極氧化物(SI氧化物)81a覆蓋，其中在溝道區(qū)的區(qū)域中在該氧化物上設(shè)置有多晶硅構(gòu)成的晶體管柵極81。如尤其是借助圖40可以看到的那樣，至漏極區(qū)和源極區(qū)79、80的饋電線通過借助注入產(chǎn)生的同樣高摻雜的p+區(qū)形成并且延伸直到設(shè)備晶片的跨越空腔44的區(qū)域之外(即直到膜之外)，其在那里連接到金屬線路79a、78a上。至晶體管柵極81的饋電線84通過多晶硅構(gòu)成的線路來實(shí)現(xiàn)，如同樣在圖40中可以看到的那樣。在對(duì)機(jī)械應(yīng)力敏感的晶體管(應(yīng)力敏感的元件)的構(gòu)型中，合乎目的的是，該元件并不通過由于例如場(chǎng)氧化物導(dǎo)致的寄生應(yīng)力而改變。由此可以導(dǎo)出的是，為了將晶體管使用在微機(jī)電半導(dǎo)體元件的彎曲元件8a(參見圖39)上或者彎曲元件8a中，需要的是a)晶體管不具有金屬，由此不會(huì)由于“蠕變(Crewing) ”導(dǎo)致的溫度滯后效應(yīng)，并且b)晶體管具有盡可能少的氧化物，因?yàn)樵撗趸镆簿哂胁煌趶澢陌雽?dǎo)體材料的熱膨脹系數(shù)。因此需要的是，用于檢測(cè)應(yīng)力的晶體管a)位于第一摻雜區(qū)中(有源區(qū)阱78a，其可以被η-或者p+摻雜)，b)該區(qū)僅僅用晶體管柵極氧化物覆蓋并且不具有場(chǎng)氧化物，c)盡可能不與金屬電連接，而是與P+摻雜或者η+摻雜的區(qū)電連接，以及d)晶體管柵極通過多晶硅線路連接。這些前提條件在根據(jù)前面描述的圖39和40的構(gòu)造中得到滿足。因此，那里描述的或者示出的晶體管對(duì)機(jī)械應(yīng)力極為敏感，而并未受到寄生應(yīng)力附加影響。本發(fā)明和示例性的應(yīng)用的其他特點(diǎn)可以如下描述I.在摻雜襯底上或者在摻雜的阱中光刻制造的晶體管，其中i.晶體管僅僅與如下材料電連接這些材料具有與晶體管設(shè)置在其中的襯底或者阱相似的機(jī)械膨脹系數(shù)，ii.晶體管并不與其他材料機(jī)械連接或者僅僅非常少地與其他材料機(jī)械連接，尤其是具有不同于襯底或者阱的機(jī)械特性的材料(在此尤其是場(chǎng)氧化物)，iii.晶體管具有對(duì)稱性，iv.晶體管通過在不同的工藝步驟中不同幾何結(jié)構(gòu)的、彼此協(xié)調(diào)的結(jié)構(gòu)的光刻來制造，以及、
v.這些幾何結(jié)構(gòu)(其在制造工藝中的疊加和共同作用得到晶體管)被選擇為使得在工藝規(guī)范邊界內(nèi)的工藝波動(dòng)、所制造的幾何結(jié)構(gòu)形式的各光刻步驟產(chǎn)物的幾何結(jié)構(gòu)的變化對(duì)于晶體管的電學(xué)和/或機(jī)械特性沒有影響或者僅僅具有非常輕微的影響。2.根據(jù)第I項(xiàng)所述的晶體管，該晶體管是MOS晶體管。3. 一種用于檢測(cè)機(jī)械應(yīng)力的MOS晶體管，其具有四個(gè)溝道端子。4.根據(jù)第3項(xiàng)所述的MOS晶體管，其具有四重旋轉(zhuǎn)對(duì)稱性以及同樣擁有該對(duì)稱性的柵極板以及同樣擁有該對(duì)稱性的布置中的溝道端子，而不必具有該柵極板的端子的對(duì)稱性。5.根據(jù)第I項(xiàng)所述的晶體管，該晶體管是雙極性晶體管。 6.根據(jù)第I項(xiàng)至第4項(xiàng)所述的晶體管，其具有溝道停止部。7.根據(jù)第I項(xiàng)至第4項(xiàng)所述的晶體管，其源極區(qū)和/或漏極區(qū)通過高摻雜區(qū)或者低歐姆多晶硅來電連接。8.根據(jù)第I項(xiàng)至第7項(xiàng)所述的晶體管，其用于檢測(cè)機(jī)械應(yīng)力。9.根據(jù)第I項(xiàng)至第8項(xiàng)所述的晶體管，其如電阻那樣尤其是使用在測(cè)量電橋中。10.根據(jù)第I項(xiàng)至第9項(xiàng)所述的晶體管，其是pnp晶體管。11.根據(jù)第I項(xiàng)至第9項(xiàng)所述的晶體管，其是npn晶體管。12.根據(jù)第I項(xiàng)至第9項(xiàng)所述的晶體管，其是P溝道晶體管。13.根據(jù)第I項(xiàng)至第9項(xiàng)所述的晶體管，其是η溝道晶體管。14. 一種電路，其包含根據(jù)第I項(xiàng)至第13項(xiàng)中的一項(xiàng)或者多項(xiàng)所述的晶體管。15. 一種電路，其與根據(jù)第41項(xiàng)所述的微機(jī)械裝置在功能上關(guān)聯(lián)。16.根據(jù)第14項(xiàng)或第15項(xiàng)所述的電路，其包含分立和/或集成的電子器件。17.根據(jù)第14項(xiàng)至第16項(xiàng)所述的電路，其至少部分地通過單片集成來制造。18.根據(jù)第14項(xiàng)至第17項(xiàng)所述的電路，其包含幾何結(jié)構(gòu)上相同構(gòu)建的至少兩個(gè)根據(jù)第I項(xiàng)至第13項(xiàng)所述的晶體管。19.根據(jù)第18項(xiàng)所述的電路，其產(chǎn)生信號(hào)，該信號(hào)適于測(cè)量?jī)蓚€(gè)晶體管的至少一個(gè)物理參數(shù)中的不同的狀態(tài)。20.根據(jù)第19項(xiàng)所述的電路，其中物理參數(shù)是機(jī)械應(yīng)力和/或溫度。21.根據(jù)第18項(xiàng)至第20項(xiàng)所述的電路，其中根據(jù)第I項(xiàng)至第13項(xiàng)所述的晶體管的至少兩個(gè)在不考慮連接線路的情況下彼此對(duì)稱地布置。22.根據(jù)第18項(xiàng)至第20項(xiàng)所述的電路，其中對(duì)于根據(jù)第I項(xiàng)至第13項(xiàng)中的一項(xiàng)或者多項(xiàng)所述的晶體管的至少兩個(gè)適用其幾何結(jié)構(gòu)在不考慮連接線路的情況下通過相對(duì)于彼此旋轉(zhuǎn)90°可以重合。23.根據(jù)第14項(xiàng)至第22項(xiàng)所述的電路，其包含至少四個(gè)根據(jù)第I項(xiàng)至第13項(xiàng)所述的晶體管。24.根據(jù)第23項(xiàng)所述的電路，其中四個(gè)晶體管連接成為測(cè)量電橋。25.根據(jù)第24項(xiàng)所述的電路，其中至少一個(gè)根據(jù)第I項(xiàng)至第13項(xiàng)所述的晶體管的柵極和源極短接。26.根據(jù)第24項(xiàng)或第25項(xiàng)所述的電路，其中根據(jù)第I項(xiàng)至第13項(xiàng)所述的晶體管的至少之一的柵極與參考電壓源連接。
27.根據(jù)第26項(xiàng)所述的電路，其中參考電壓源是根據(jù)第24項(xiàng)至第27項(xiàng)的短接的
第二測(cè)量電橋。28.根據(jù)第27項(xiàng)所述的電路，其中第二測(cè)量電橋與第一測(cè)量電橋相似，更確切地說，尤其是在晶體管和/或連接和/或所制成的幾何結(jié)構(gòu)的設(shè)計(jì)中與第一測(cè)量電橋相似，和/或在極端情況下是第一測(cè)量電橋的幾何拷貝。29.根據(jù)第14項(xiàng)至第28項(xiàng)所述的電路，其中四個(gè)晶體管的各兩個(gè)晶體管在相同幾何結(jié)構(gòu)情況下相同取向。30.根據(jù)第29項(xiàng)所述的電路，其中一個(gè)晶體管對(duì)的晶體管垂直于另外的晶體管對(duì)來取向。
31.根據(jù)第30項(xiàng)所述的電路，其中所述四個(gè)晶體管以四邊形對(duì)稱地布置。32.根據(jù)第30項(xiàng)所述的電路，其中所述四個(gè)晶體管交叉對(duì)稱地布置。33.根據(jù)第14項(xiàng)至第23項(xiàng)或者第29項(xiàng)至第32項(xiàng)所述的電路，其包含至少一個(gè)差動(dòng)放大電路。34.根據(jù)第33項(xiàng)所述的電路，其中至少一個(gè)差動(dòng)放大器的晶體管的至少之一是根據(jù)第I項(xiàng)至第13項(xiàng)所述的晶體管。35.根據(jù)第33項(xiàng)或第34所述的電路，其包含至少一個(gè)參考電壓源，所述參考電壓源與至少一個(gè)第一差動(dòng)放大器耦合。36.根據(jù)第35項(xiàng)所述的電路，其中參考電壓源是短接的第二差動(dòng)放大器，其為根據(jù)第33項(xiàng)至第35項(xiàng)所述的差動(dòng)放大器。37.根據(jù)第36項(xiàng)所述的電路，其中第二差動(dòng)放大器與第一差動(dòng)放大器相似，更確切地說，尤其是在晶體管和/或晶體管的連接和/或晶體管的所制成的幾何結(jié)構(gòu)的設(shè)計(jì)中與第一差動(dòng)放大器相似，和/或在極端情況下是與第一差動(dòng)放大器的幾何拷貝。38.根據(jù)第14項(xiàng)至第37項(xiàng)所述的電路，其中其至少一部分同時(shí)是微機(jī)械裝置的一部分。39.根據(jù)第38項(xiàng)所述的電路，其中所述電路的至少一部分與至少一個(gè)微機(jī)械功能元件在功能上連接，使得至少一個(gè)微機(jī)械功能元件的至少一個(gè)機(jī)械參數(shù)與電路的狀態(tài)函數(shù)或者與至少一個(gè)電路部分的狀態(tài)函數(shù)的至少一個(gè)電學(xué)參數(shù)耦合。40.根據(jù)第39項(xiàng)所述的電路，其中功能元件尤其是梁或者接片、膜、諧振器、單側(cè)或者雙側(cè)或者三側(cè)張緊的唇緣、隔板、探針。41. 一種微機(jī)械裝置，其通過光刻工藝和將至少兩個(gè)晶片連接、尤其是接合來制造，其中I.在將所述至少兩個(gè)晶片連接之前將至少一個(gè)微機(jī)械功能元件以至少一個(gè)表面結(jié)構(gòu)的形式施加在這兩個(gè)晶片的至少之一的至少一個(gè)表面上，以及II.這樣制造的微機(jī)械功能元件或者表面結(jié)構(gòu)的至少之一在將晶片連接之后位于所得到的晶片封裝內(nèi)的晶片之間的界面附近，以及III.在所得到的晶片封裝的至少一個(gè)表面上在連接晶片之后執(zhí)行至少一個(gè)用于制造電子器件的工藝來制造至少一個(gè)電子器件，以及IV.這樣制造的電子器件的至少一個(gè)對(duì)至少一個(gè)非電學(xué)物理量是敏感的并且要檢測(cè)該量，以及
V.該器件自調(diào)節(jié)地制造。42.根據(jù)第41項(xiàng)所述的微機(jī)械裝置，其中所述自調(diào)節(jié)的器件的至少之一是根據(jù)第I項(xiàng)至第10項(xiàng)所述的晶體管，或者是根據(jù)第14項(xiàng)至第40項(xiàng)所述的電路的一部分。43.根據(jù)第41項(xiàng)或第42項(xiàng)所述的微機(jī)械裝置，其由硅制造。44.根據(jù)第41項(xiàng)至第43項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)微機(jī)械功能元件是至少一個(gè)空腔。45.根據(jù)第44項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)空腔與晶片封裝的至少一個(gè)表面限定膜。46.根據(jù)第44項(xiàng)和第45項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)空腔在其壁上并不具有氧化物。
47.根據(jù)第41項(xiàng)至第46項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)微機(jī)械功能元件位于所述裝置的表面上。48.根據(jù)第47項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)微機(jī)械功能元件是接片、溝槽、膜、穿通部和掩埋的空腔或者盲孔。49.根據(jù)第38項(xiàng)所述的微機(jī)械裝置，其中在執(zhí)行用于制造根據(jù)第I項(xiàng)至第13項(xiàng)所述的晶體管或者根據(jù)第14項(xiàng)至第40項(xiàng)所述的電路的工藝、尤其是CMOS工藝之后，在表面上制造至少一個(gè)微機(jī)械功能元件。50.根據(jù)第41項(xiàng)至第49項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)微機(jī)械功能元件尤其是通過使用DRIE刻蝕工藝或者等離子體刻蝕工藝來制造。51.根據(jù)第41項(xiàng)至第50項(xiàng)所述的微機(jī)械裝置，其可以用作壓力傳感器。52.根據(jù)第44項(xiàng)至第51項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)空腔的幾何形狀關(guān)于晶片的連接平面具有對(duì)稱性。53.根據(jù)第41項(xiàng)至第52項(xiàng)所述的微機(jī)械裝置，其中在晶片封裝的至少一個(gè)表面上通過DRIE刻蝕或者等離子體刻蝕來制造溝槽。54.根據(jù)第53項(xiàng)所述的微機(jī)械裝置，其中溝槽的至少一個(gè)子集形成封閉結(jié)構(gòu)，例如環(huán)形、橢圓形、四邊形、星形等等，其僅僅在一些位置通過薄的接片8、20來中斷。55.根據(jù)第53項(xiàng)和第54項(xiàng)所述的微機(jī)械裝置，其中溝槽的至少一部分彼此對(duì)稱地布置。56.根據(jù)第52項(xiàng)至第55項(xiàng)所述的微機(jī)械裝置，其中溝槽的一部分的對(duì)稱軸線和至少一個(gè)空腔的對(duì)稱軸線重合或者在理想制造的情況下重合。57.根據(jù)第52、55和56項(xiàng)所述的微機(jī)械裝置，其中溝槽的至少之一與至少一個(gè)空腔機(jī)械功能關(guān)聯(lián)。58.根據(jù)第57項(xiàng)所述的微機(jī)械裝置，其中溝槽的至少之一的底部與空腔的至少之
一一起產(chǎn)生至該空腔中的開口或者膜薄化部。59.根據(jù)第41項(xiàng)至第58項(xiàng)所述的微機(jī)械裝置，其中上側(cè)的微機(jī)械功能元件、尤其是在第47項(xiàng)至第58項(xiàng)所述的溝槽連同其限制其形狀的邊緣并不在下側(cè)的微機(jī)械結(jié)構(gòu)和上側(cè)的微機(jī)械結(jié)構(gòu)的限定形狀的邊緣上。60.根據(jù)第59項(xiàng)所述的微機(jī)械裝置，其中位于下部的結(jié)構(gòu)121的起點(diǎn)、尤其是被掩埋的空腔4的起點(diǎn)和位于上部的結(jié)構(gòu)119的起點(diǎn)、尤其是溝槽6的起點(diǎn)之間的桿長(zhǎng)度大于垂直的桿尺寸118和120中較小的桿尺寸(參見圖38)。61.根據(jù)第44項(xiàng)至第60項(xiàng)所述的微機(jī)械裝置，其中在微機(jī)械裝置的本體內(nèi)、尤其是在其制造期間在晶片封裝內(nèi)存在至少一個(gè)空腔，其與晶片封裝的下側(cè)或者上側(cè)通過至少一個(gè)微機(jī)械功能元件、尤其是通過管來連接。62.根據(jù)第61項(xiàng)所述的微機(jī)械裝置，其可以用作針對(duì)限定的參考?jí)毫蛘攮h(huán)境壓力的差動(dòng)壓力傳感器。63.根據(jù)第61項(xiàng)和第62項(xiàng)所述的微機(jī)械裝置，其具有至少一個(gè)微流體功能元件。64.根據(jù)第63項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)微流體功能元件用于或者可以 用于輸送介質(zhì)如液體和氣體。65. 一種微機(jī)械裝置，其中至少一個(gè)根據(jù)第63項(xiàng)至第64項(xiàng)所述的微流體功能元件或者根據(jù)第61項(xiàng)所述的微機(jī)械功能元件在執(zhí)行用于制造根據(jù)第I項(xiàng)至第13項(xiàng)所述的晶體管或者根據(jù)第14項(xiàng)至第40項(xiàng)所述的電路的工藝、尤其是CMOS工藝之后被制造。66.根據(jù)第I項(xiàng)至第65項(xiàng)所述的微機(jī)械裝置，其中至少使用P摻雜的半導(dǎo)體材料作為部分襯底或者襯底。67.根據(jù)第I項(xiàng)至第65項(xiàng)所述的微機(jī)械裝置，其中至少使用η摻雜的半導(dǎo)體材料作為部分襯底或者襯底。68.根據(jù)第44項(xiàng)至第67項(xiàng)所述的微機(jī)械裝置，其中在至少一個(gè)襯底中存在材料變更部，例如SiO2層，其用作針對(duì)至少一個(gè)空腔的刻蝕的刻蝕停止部。69.根據(jù)第53項(xiàng)至第68項(xiàng)所述的微機(jī)械裝置，其中在至少一個(gè)襯底中存在材料變更部14，其用作針對(duì)溝槽的至少一部分的刻蝕的刻蝕停止部。70.根據(jù)第69項(xiàng)所述的微機(jī)械裝置，其中在至少一個(gè)襯底中存在至少一個(gè)材料變更部15，其作為溝槽的區(qū)域中的膜起作用。71.根據(jù)第70項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)材料變更部15由多晶硅和/或無定形硅構(gòu)成，并且在晶片接合之前被沉積在晶片封裝的晶片之一上。72.根據(jù)第44項(xiàng)至第67項(xiàng)以及第69項(xiàng)至第71項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)空腔時(shí)間受控地刻蝕到至少一個(gè)襯底中。73.根據(jù)第53項(xiàng)至第68項(xiàng)以及第70項(xiàng)所述的微機(jī)械裝置，其中溝槽的至少一部分時(shí)間受控地刻蝕到襯底中。74.根據(jù)第53項(xiàng)至第73項(xiàng)所述的微機(jī)械裝置，其中在刻蝕溝槽之前，在晶片封裝的至少一個(gè)表面上進(jìn)行用于制造電學(xué)功能元件的半導(dǎo)體工藝。75.根據(jù)第44項(xiàng)所述的微機(jī)械裝置，其具有至少一個(gè)電學(xué)功能元件，該功能元件以根據(jù)第74項(xiàng)所述的工藝來制造。76.根據(jù)第75項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)電學(xué)功能元件具有電導(dǎo)線的功能、或者接觸部的功能、或者穿通接觸部的功能、或者電導(dǎo)線絕緣的功能、或者電阻的功能、或者晶體管的功能、或者二極管的功能、或者電容器的功能、或者線圈的功能。77.根據(jù)第76項(xiàng)所述的微機(jī)械裝置，其中功能元件的至少之一根據(jù)機(jī)械量、尤其是拉應(yīng)力、壓應(yīng)力和剪應(yīng)力來改變至少一個(gè)參數(shù)，尤其是電學(xué)參數(shù)。78.根據(jù)第77項(xiàng)所述的微機(jī)械裝置，其中該參數(shù)改變可以在傳感器之外來測(cè)量。79.根據(jù)第77項(xiàng)和第54項(xiàng)所述的微機(jī)械裝置，其中功能元件的至少之一與至少一個(gè)接片8、20機(jī)械功能關(guān)聯(lián)。80.根據(jù)第77項(xiàng)和第36項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)電子功能元件相對(duì)于a)至少一個(gè)第一微機(jī)械功能元件、尤其是膜(12或21)，b)至少兩個(gè)另外的第二微機(jī)械功能元件、尤其是溝槽(6或19)，以及c)至少一個(gè)第三微機(jī)械功能元件、尤其是接片(8或20)，定位在第三微機(jī)械功能元件上，尤其是接片上(其中根據(jù)a)至c)的功能元件機(jī)械功能關(guān)聯(lián))，使得當(dāng)?shù)谝晃C(jī)械功能元件、尤其是膜或者惰性材料(12或21)變形時(shí)、尤其是被偏轉(zhuǎn)時(shí)，其在最大機(jī)械應(yīng)力的點(diǎn)中或者附近。81.根據(jù)第80項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)第三微機(jī)械功能元件、尤其是 接片成形為使得其在第一微機(jī)械功能元件、尤其是膜或者惰性材料的變形情況下具有高度均勻化的機(jī)械應(yīng)力的區(qū)域。82.根據(jù)第81項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)電子功能元件位于至少一個(gè)所述的高度均勻化的機(jī)械應(yīng)力的位置上。83.根據(jù)第41項(xiàng)至第82項(xiàng)所述的微機(jī)械裝置，其中至少兩個(gè)晶片厚度不同地實(shí)施。84.根據(jù)第41項(xiàng)至第82項(xiàng)所述的微機(jī)械裝置，其中晶片材料是硅或者SOI材料。85.根據(jù)第44項(xiàng)至第79項(xiàng)所述的微機(jī)械裝置，其中在將三個(gè)晶片接合之前在最下部的晶片中制造空腔。86.根據(jù)第86項(xiàng)所述的微機(jī)械裝置，其中所述三個(gè)晶片厚度不同地實(shí)施。87.根據(jù)第53項(xiàng)至第86項(xiàng)所述的微機(jī)械裝置，其中第二微機(jī)械功能元件的至少之一是溝槽出或19)，其寬度不是恒定的。88.根據(jù)第54項(xiàng)至第87項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)接片并未劃分溝槽(6或19)，而是僅僅伸入其中(例如圖25)。89.根據(jù)第54項(xiàng)至第88項(xiàng)所述的微機(jī)械裝置，其中在接片和溝槽之間在膜上形成面，其懸掛在接片上，為四邊形(例如圖20或者圖23)、菱形(例如圖21或圖22)或者圓形(例如圖24)。90.根據(jù)第89項(xiàng)所述的微機(jī)械裝置，其中至少一個(gè)溝槽沒有底部，并且因此與至少一個(gè)空腔連接。91.根據(jù)第41項(xiàng)至第90項(xiàng)所述的微機(jī)械裝置，其可以用作壓力傳感器和/或加速度傳感器。92.根據(jù)第41項(xiàng)至第91項(xiàng)所述的微機(jī)械裝置，其具有對(duì)稱地布置的機(jī)械的第一功能元件，尤其是接片，其與至少一個(gè)另外的第二微機(jī)械功能元件、尤其是膜或者惰性材料連接，并且在所述第一功能元件上分別有根據(jù)第14項(xiàng)至第40項(xiàng)所述的電路的相似的電路部分。93.根據(jù)第92項(xiàng)所述的微機(jī)械裝置，其中位于第一微機(jī)械功能元件上的電路部分彼此電連接，使得形成平均值和/或差。94.根據(jù)第41項(xiàng)至第93項(xiàng)所述的微機(jī)械裝置，其至少在第一位置上具有第一機(jī)械功能元件，尤其是接片，其與至少一個(gè)另外的第二微機(jī)械功能元件、尤其是膜機(jī)械連接，并且具有第二位置，第二位置并不具有機(jī)械功能并且并不受到機(jī)械影響或者僅僅受到小的機(jī)械影響，并且至少在所述兩個(gè)位置上存在根據(jù)第14項(xiàng)至第40項(xiàng)所述的電路的類似的電路部分。根據(jù)第94項(xiàng)所述的微機(jī)械裝置和電路，其中位于所述兩個(gè)位置上的電路部分彼此電連接，使得形成平均值和/或差。96.根據(jù)第92項(xiàng)至第95項(xiàng)所述的微機(jī)械裝置和電路，其中微機(jī)械裝置由至少兩個(gè)完全的根據(jù)第92項(xiàng)至第95項(xiàng)所述的微機(jī)械部分裝置、尤其是兩個(gè)壓力傳感器構(gòu)成，它們又功能關(guān)聯(lián)。97.根據(jù)第96項(xiàng)所述的微機(jī)械裝置和電路，其中在電路內(nèi)針對(duì)部分裝置的電學(xué)輸出值采用數(shù)學(xué)運(yùn)算，尤其是形成平均值和差。
98.根據(jù)第94項(xiàng)至97項(xiàng)所述的微機(jī)械裝置和電路，其中至少一個(gè)第二電路部分用作參考，尤其是電壓參考，并且并不與微機(jī)械功能元件功能關(guān)聯(lián)，所述第二電路部分類似于在第一位置上、尤其是在接片上的第一電路部分。99.根據(jù)第92項(xiàng)至98項(xiàng)所述的微機(jī)械裝置和電路，其中與第一位置上的每個(gè)電路部分關(guān)聯(lián)有至少一個(gè)電路部分作為參考，并且其中該參考并不與微機(jī)械功能元件功能關(guān)聯(lián)，其中所述電路部分類似于在相應(yīng)接片上的電路部分。100.根據(jù)第99項(xiàng)所述的微機(jī)械裝置和電路，其中所述參考在中性纖維上。101.尤其是根據(jù)第92項(xiàng)至100項(xiàng)所述的微機(jī)械裝置和電路，其中至少一個(gè)放大電
路是其一部分。102.尤其是根據(jù)第101項(xiàng)所述的微機(jī)械裝置和電路，其中放大電路具有正輸入端和負(fù)輸入端。103.根據(jù)第I項(xiàng)至201項(xiàng)所述的微機(jī)械裝置和電路，其中其在另外的部分中設(shè)置有針對(duì)濕氣和/或質(zhì)子的擴(kuò)散進(jìn)入和擴(kuò)散出來的保護(hù)裝置。104.根據(jù)第103項(xiàng)所述的微機(jī)械裝置和電路，其中擴(kuò)散保護(hù)裝置由氮化硅層構(gòu)成。本發(fā)明的其他特征是I.減小所需的晶片接合連接的數(shù)目2.減少寄生元件a)消除機(jī)械應(yīng)力源b)防止不可避免的機(jī)械應(yīng)力的傳播c)機(jī)械有用應(yīng)力場(chǎng)的最大化、均勻化和線性化d)減小電子部件的耗散e)減小電子電路的耗散f)減小微機(jī)械功能元件的耗散3.提高構(gòu)造相對(duì)于機(jī)械和電學(xué)制造偏差的容限4.減小不可避免的寄生元件的作用5.減小結(jié)構(gòu)和連接技術(shù)的影響6.使用戶使用傳感器靈活7.減小所需的小片面積
8.耦合到大容量標(biāo)準(zhǔn)CMOS線、尤其是帶有p摻雜的襯底的標(biāo)準(zhǔn)CMOS線的可能性這些特性尤其是通過在下面描述的措施來實(shí)現(xiàn)，它們可以單獨(dú)地或者全部組合或者部分組合地使用I.通過如下方式來減小所需的晶片接合連接的數(shù)目a)在CMOS處理之前制造空腔 2.通過如下方式來減少寄生元件a)尤其是通過i)避免在微機(jī)械功能元件上、尤其是在壓力傳感器膜上的不需要的層來消除機(jī)械應(yīng)力源。b)尤其是通過i)借助機(jī)械保護(hù)環(huán)來限制應(yīng)力，以及ii)減小在材料中的空腔的深度，由此其具有較高的平面慣性矩來防止不可避免的機(jī)械應(yīng)力的傳播。c)尤其是通過i)將溝槽刻蝕到壓力膜中ii)選擇溝槽形狀iii) 一方面為后側(cè)結(jié)構(gòu)和掩埋的結(jié)構(gòu)以及另一方面為前側(cè)結(jié)構(gòu)之間的距離用于減小調(diào)節(jié)誤差來將有用應(yīng)力場(chǎng)最大化、均勻化和線性化。d)通過i)使用自調(diào)節(jié)的結(jié)構(gòu)來減小電子部件的耗散。e)通過i)使用緊湊的、對(duì)稱的、自調(diào)節(jié)的特殊晶體管ii)使用緊湊的、對(duì)稱的、自調(diào)節(jié)的差動(dòng)放大級(jí)iii)使用緊湊的、自調(diào)節(jié)的、對(duì)稱的有源惠斯通電橋來減小電子電路的耗散。f)通過i)使用限定的CMOS兼容的刻蝕停止部ii)使用特別是可小型化的特殊晶體管來減小微機(jī)械功能元件的耗散。3.通過如下方式來提高結(jié)構(gòu)相對(duì)于機(jī)械和電學(xué)制造偏差的容限a)區(qū)分應(yīng)力方向b)在受到應(yīng)力和未受到應(yīng)力的電路部分之間進(jìn)行區(qū)分c)在不同的對(duì)稱位置上的電路部分之間進(jìn)行區(qū)分d)電路部分的合適的補(bǔ)償?shù)倪B接，這些電路部分可以通過測(cè)量來檢測(cè)區(qū)別i至iiie)使用特別是可以小型化的自調(diào)節(jié)的特殊晶體管
f)通過有針對(duì)性地減少在微機(jī)械功能元件的區(qū)域中的層堆疊來將機(jī)械結(jié)構(gòu)最小化。4.減小不可避免的寄生元件的作用a)補(bǔ)償電路b)使用特別是可以小型化的特殊晶體管。5.通過如下方式來減小結(jié)構(gòu)和連接技術(shù)的影響a)減小在材料中的空腔的深度，由此其具有較高的平面慣性矩b)使用圓形的空腔，由此增大垂直的平面慣性矩。6.通過如下方式來使得用戶靈活使用傳感器 a)通過用戶對(duì)放大的可調(diào)節(jié)性7.通過如下方式來減小所需的小片面積a)減小在材料中的空腔的深度，由此其具有較高的平面慣性矩，并且傳感器可以不損失穩(wěn)定性地被減小b)使用特別是可以小型化的特殊晶體管c)建立用于氣體和液體的、至掩埋的空腔的最小通道開口(Zutrittsoeffnung)。
8.通過如下方式來實(shí)現(xiàn)耦合到大容量的標(biāo)準(zhǔn)CMOS線、尤其是帶有p摻雜的襯底的標(biāo)準(zhǔn)CMOS線的可能性a)在CMOS工藝之前制造帶有限定的刻蝕停止部的空腔b)在進(jìn)行CMOS處理之后在如溝槽的表面上通過等離子體刻蝕或者DRIE刻蝕來制造微機(jī)械功能元件c)在進(jìn)行CMOS處理之后制造至掩埋的空腔的最小通道開口。附圖標(biāo)記表I第一晶片2氧化層3空腔4的直壁4 空腔5第二晶片6在晶片封裝中的溝槽7薄的膜區(qū)域，其通過溝槽6和空腔4來限定8接片,其中斷溝槽68a彎曲元件9用于檢測(cè)機(jī)械應(yīng)力的部件10帶有連接線路的端子11晶片封裝的表面12膜的中央片13第一晶片14 SiO2層15多晶硅層16第二晶片
17第二氧化層18空腔19溝槽20接片，其中斷溝槽1921膜的中央片22用于檢測(cè)機(jī)械應(yīng)力的部件23帶有連接線路的端子
24晶片封裝的表面25較小厚度的膜26惠斯通電橋的負(fù)端子27惠斯通電橋的正端子28用于在惠斯通電橋上量取電壓的第一端29用于惠斯通電橋的參考電壓源的下部的p溝道MOS 二極管30用于惠斯通電橋的參考電壓源的上部的p溝道MOS 二極管31惠斯通電橋的第一 p溝道MOS晶體管32惠斯通電橋的第二 p溝道MOS晶體管33惠斯通電橋的第三p溝道MOS晶體管34惠斯通電橋的第四p溝道MOS晶體管35參考電壓線路36用于在惠斯通電橋上量取電壓的第二端37n+溝道停止注入38在低歐姆多晶硅中的柵極連接晶體管32和3439在低歐姆多晶硅中的柵極連接晶體管33和3140n-摻雜的面(不導(dǎo)電)41對(duì)機(jī)械應(yīng)力敏感的上部結(jié)構(gòu)，例如根據(jù)圖12的惠斯通電橋42對(duì)機(jī)械應(yīng)力敏感的右邊結(jié)構(gòu)，例如根據(jù)圖12的惠斯通電橋43對(duì)機(jī)械應(yīng)力敏感的下部結(jié)構(gòu)，例如根據(jù)圖12的惠斯通電橋44第一差動(dòng)放大器p溝道晶體管45第二差動(dòng)放大器p溝道晶體管46第三差動(dòng)放大器p溝道晶體管47第四差動(dòng)放大器p溝道晶體管48針對(duì)晶體管44、45、46、47的參考電壓49針對(duì)p溝道晶體管44、45、46、47的電流源饋電線50p溝道晶體管44、45、46、47的共同的漏極接觸部51連接晶體管46，差動(dòng)放大器的負(fù)輸出節(jié)點(diǎn)52連接晶體管45，差動(dòng)放大器的正輸出節(jié)點(diǎn)53連接晶體管44，差動(dòng)放大器的負(fù)輸出節(jié)點(diǎn)54連接晶體管47，差動(dòng)放大器的正輸出節(jié)點(diǎn)55用于參考電橋電路的第三p溝道晶體管
56用于參考電橋電路的第四p溝道晶體管57對(duì)機(jī)械應(yīng)力敏感的上部結(jié)構(gòu)，例如根據(jù)圖12的惠斯通電橋在沒有機(jī)械應(yīng)力的區(qū)域中作為針對(duì)41的參考結(jié)構(gòu)58對(duì)機(jī)械應(yīng)力敏感的右邊結(jié)構(gòu)，例如根據(jù)圖12的惠斯通電橋在沒有機(jī)械應(yīng)力的區(qū)域中作為針對(duì)42的參考結(jié)構(gòu)59對(duì)機(jī)械應(yīng)力敏感的下部結(jié)構(gòu)，例如根據(jù)圖12的惠斯通電橋在沒有機(jī)械應(yīng)力的區(qū)域中作為針對(duì)43的參考結(jié)構(gòu)60對(duì)機(jī)械應(yīng)力敏感的左邊結(jié)構(gòu)，例如根據(jù)圖12的惠斯通電橋在沒有機(jī)械應(yīng)力的區(qū)域中作為針對(duì)44的參考結(jié)構(gòu)61差動(dòng)放大器對(duì)應(yīng)于晶體管69的電流鏡晶體管 62差動(dòng)放大器對(duì)應(yīng)于晶體管70的電流鏡晶體管63差動(dòng)放大器對(duì)應(yīng)于晶體管71的電流鏡晶體管64差動(dòng)放大器對(duì)應(yīng)于晶體管72的電流鏡晶體管65參考放大器第一差動(dòng)放大器p溝道晶體管66參考放大器第二差動(dòng)放大器P溝道晶體管67參考放大器第三差動(dòng)放大器p溝道晶體管68參考放大器第四差動(dòng)放大器p溝道晶體管69參考放大器對(duì)應(yīng)于晶體管61的電流鏡晶體管70參考放大器對(duì)應(yīng)于晶體管62的電流鏡晶體管71參考放大器對(duì)應(yīng)于晶體管63的電流鏡晶體管72參考放大器對(duì)應(yīng)于晶體管64的電流鏡晶體管73參考放大器n溝道電流源晶體管(電流鏡)74參考放大器n溝道電流源晶體管(電流鏡)75負(fù)端子76正端子77負(fù)輸出信號(hào)78正輸出信號(hào)78a有源區(qū)阱79 p+接觸部注入(源極區(qū))79a金屬線路80 p+接觸部注入(漏極區(qū))80a金屬線路81自調(diào)節(jié)的p溝道MOS晶體管的多晶硅柵81a柵極氧化物82 n+注入?yún)^(qū)(溝道停止部)83 n+注入?yún)^(qū)(溝道停止部)84來自高摻雜的多晶硅的饋電線85惠斯通電橋的第一 p溝道MOS晶體管86惠斯通電橋的第二 p溝道MOS晶體管
87惠斯通電橋的第三p溝道MOS晶體管88惠斯通電橋的第四p溝道MOS晶體管89左邊抽頭90右邊抽頭91 負(fù)極92 正極93用于將膜與小片本體去耦合的溝槽的第二組94接片，其將第二溝槽的組93中斷95用于將膜與小片本體進(jìn)一步去耦合的溝槽的第三組96接片，其將溝槽的第三組95中斷97帶有格柵結(jié)構(gòu)的加強(qiáng)塊(支承結(jié)構(gòu))98用于差動(dòng)壓力傳感器的空腔中的孔99機(jī)械保護(hù)環(huán)，用于防止通過接合系統(tǒng)引入的機(jī)械應(yīng)力的傳播100對(duì)機(jī)械應(yīng)力敏感的左邊結(jié)構(gòu)，例如根據(jù)圖12的惠斯通電橋101單晶體管元件102負(fù)端子103正端子104上部晶體管左邊(p溝道)105上部晶體管右邊(p溝道)106下部晶體管左邊(p溝道)107下部晶體管右邊(p溝道)108上部參考晶體管(P溝道)109下部參考晶體管(P溝道)110內(nèi)部參考電壓111第一輸出端112第二輸出端113第一寄生晶體管114第二寄生晶體管115整個(gè)晶體管場(chǎng)板116桿長(zhǎng)度(這里為空腔壁3至溝槽壁的例子)117例子溝槽壁118上部結(jié)構(gòu)的高度(這里示例性地為溝槽6的深度)119上部結(jié)構(gòu)的接收、點(diǎn)(這里示例性地為溝槽6)120下部結(jié)構(gòu)的高度(這里示例性地為空腔4的深度)121下部結(jié)構(gòu)的接收點(diǎn)(這里示例性地為空腔4)
權(quán)利要求
1.一種微機(jī)電半導(dǎo)體器件，具有 -半導(dǎo)體襯底(4，5)， -半導(dǎo)體材料構(gòu)成的、能夠可逆變形的彎曲元件(8a)，以及 -對(duì)機(jī)械應(yīng)力敏感的至少一個(gè)晶體管，其構(gòu)建為彎曲元件(8a)中的集成部件， -其中晶體管設(shè)置在引入彎曲元件(8a)中的、第一導(dǎo)電類型的半導(dǎo)體材料構(gòu)成的、注入的有源區(qū)阱(78a)中， -其中在有源區(qū)阱(78a)中構(gòu)建有兩個(gè)彼此間隔的、第二導(dǎo)電類型的半導(dǎo)體材料構(gòu)成的、注入的漏極區(qū)和源極區(qū)(79，80)，溝道區(qū)在所述漏極區(qū)和源極區(qū)之間延伸， -其中第二導(dǎo)電類型的半導(dǎo)體材料構(gòu)成的、注入的饋電線朝向漏極區(qū)和源極區(qū)(79，80)引導(dǎo)， -其中有源區(qū)阱(78a)的上側(cè)被柵極氧化物(81a)覆蓋，以及-其中在溝道區(qū)的區(qū)域中在柵極氧化物(81a)上有多晶硅構(gòu)成的柵電極(81)，同樣由多晶硅構(gòu)成的饋電線弓I導(dǎo)至該柵電極。
2.根據(jù)權(quán)利要求I所述的微機(jī)電半導(dǎo)體器件，其特征在于，第一導(dǎo)電類型是η導(dǎo)電類型，而第二導(dǎo)電類型是P導(dǎo)電類型。
全文摘要
一種微機(jī)電半導(dǎo)體器件，設(shè)置有半導(dǎo)體襯底(4，5)，半導(dǎo)體材料構(gòu)成的、能夠可逆變形的彎曲元件(8a)，以及對(duì)機(jī)械應(yīng)力敏感的至少一個(gè)晶體管，其構(gòu)建為彎曲元件(8a)中的集成部件。晶體管設(shè)置在引入彎曲元件(8a)中的、第一導(dǎo)電類型的半導(dǎo)體材料構(gòu)成的、注入的有源區(qū)阱(78a)中。在有源區(qū)阱(78a)中構(gòu)建有兩個(gè)彼此間隔的、第二導(dǎo)電類型的半導(dǎo)體材料構(gòu)成的、注入的漏極區(qū)和源極區(qū)(79，80)，溝道區(qū)在所述漏極區(qū)和源極區(qū)之間延伸。第二導(dǎo)電類型的半導(dǎo)體材料構(gòu)成的、注入的饋電線朝向漏極區(qū)和源極區(qū)(79，80)引導(dǎo)。有源區(qū)阱(78a)的上側(cè)被柵極氧化物(81a)覆蓋。在溝道區(qū)的區(qū)域中在柵極氧化物(81a)上有多晶硅構(gòu)成的柵電極(81)，同樣由多晶硅構(gòu)成的饋電線引導(dǎo)至該柵電極。
文檔編號(hào)G01L19/04GK102741979SQ201180005859
公開日2012年10月17日 申請(qǐng)日期2011年1月10日 優(yōu)先權(quán)日2010年1月11日
發(fā)明者邁克爾·德勒 申請(qǐng)人:艾爾默斯半導(dǎo)體股份公司