專利名稱：復(fù)合式壓力傳感器及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微機(jī)電領(lǐng)域，尤其涉及復(fù)合式壓カ傳感器及其形成方法。
背景技術(shù)：
微機(jī)電系統(tǒng)(Microelectro Mechanical Systems,簡稱MEMS)是在微電子技術(shù)基礎(chǔ)上發(fā)展起來的多學(xué)科交叉的前沿研究領(lǐng)域，是ー種采用半導(dǎo)體エ藝制造微型機(jī)電器件的技木。與傳統(tǒng)機(jī)電器件相比，MEM S器件在耐高溫、小體積、低功耗方面具有十分明顯的優(yōu)勢。經(jīng)過幾十年的發(fā)展，已成為世界矚目的重大科技領(lǐng)域之一，它涉及電子、機(jī)械、材料、物理學(xué)、化學(xué)、生物學(xué)、醫(yī)學(xué)等多種學(xué)科與技術(shù)，具有廣闊的應(yīng)用前景。壓カ傳感器是一種將壓力信號(hào)轉(zhuǎn)換為電信號(hào)的換能器。根據(jù)工作原理的不同分為電阻式壓カ傳感器和電容式壓カ傳感器。電容式壓カ傳感器的原理為通過壓カ改變頂部電極和底部電極之間的電容，以此來測量壓力。電阻式壓カ傳感器的工作原理為把壓カ轉(zhuǎn)換為電阻值變化，以此來測量壓力?，F(xiàn)有技術(shù)中，電容式壓カ傳感器和電阻式壓カ傳感器均単獨(dú)使用，即使用單ー模式的壓カ傳感器，而單ー模式的壓カ傳感器存在壓カ測試范圍及測試精度的限制。另外，現(xiàn)有技術(shù)的壓力傳感器的制造方法有些與CMOSエ藝不能兼容，有些與CMOSエ藝的兼容度低。例如2003年11月5日授權(quán)公告的公告號(hào)為CN1126948C的中國專利公開的“壓カ傳感器”，其制造方法不能與CMOSエ藝兼容。

發(fā)明內(nèi)容
本發(fā)明解決的問題是現(xiàn)有技術(shù)的單ー模式的壓カ傳感器存在壓カ測試范圍及測試精度的限制，以及現(xiàn)有技術(shù)的壓力傳感器制造方法不能與CMOSエ藝兼容。為解決上述問題，本發(fā)明提供ー種復(fù)合式壓カ傳感器，包括基底，所述基底具有CMOS控制電路，位于所述CMOS控制電路上的第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)，所述第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)與所述CMOS控制電路電連接；位于所述基底上的電容式壓カ傳感器，與所述第一互連結(jié)構(gòu)電連接；位于所述電容式壓カ傳感器上的電阻式壓カ傳感器，所述電阻式壓カ傳感器與所述第二互連結(jié)構(gòu)電連接，所述電容式壓カ傳感器和電阻式壓カ傳感器之間為第一介質(zhì)層；位于所述電阻式壓カ傳感器上的具有開ロ的第二介質(zhì)層，所述開ロ定義出壓カ感應(yīng)區(qū)的位置?？蛇x的，所述電阻式壓カ傳感器包括電阻線?？蛇x的，所述第一介質(zhì)層也覆蓋所述基底，所述第一介質(zhì)層具有開ロ，所述第一介質(zhì)層的開ロ暴露出所述第二互連結(jié)構(gòu)與電阻線電連接的位置；所述電阻線的一部分位于所述第一介質(zhì)層的開ロ的側(cè)壁和底部，與所述第二互連結(jié)構(gòu)電連接?？蛇x的，所述電阻線的材料為鈦。
可選的，所述電阻線呈多折線型。可選的，所述電容式壓カ傳感器包括位于所述基底上的第一電極，位于所述第一電極上方的第二電極，所述第一電極和第二電極之間為空腔；所述第二電極與所述第一互連結(jié)構(gòu)電連接?？蛇x的，所述第二電極包括與所述第一電極相對(duì)設(shè)置的頂板，位于所述頂板四周的側(cè)壁，位于所述基底上與所述第一互連結(jié)構(gòu)電連接的底板，所述頂板、側(cè)壁、底板為一體結(jié)構(gòu)?？蛇x的，所述第二電極的材料為 鍺硅。本發(fā)明還提供ー種形成復(fù)合式壓カ傳感器的方法，包括提供的基底，所述基底具有CMOS控制電路，位于所述CMOS控制電路上的第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)，所述第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)與所述CMOS控制電路電連接；在所述基底上形成第一導(dǎo)電層，圖形化所述第一導(dǎo)電層形成第一電極；形成犧牲層，覆蓋所述第一電極和基底，圖形化所述犧牲層定義出第二電極的位置，且暴露出第一互連結(jié)構(gòu)與第二電極電連接的位置；形成第二導(dǎo)電層，覆蓋所述圖形化后的犧牲層和基底，圖形化所述第二導(dǎo)電層形成第二電極，第一電極和第二電極為電容式壓カ傳感器的兩個(gè)極板；形成第一介質(zhì)層，覆蓋所述第一電極、第二電極和基底，圖形化所述第一介質(zhì)層，在第一介質(zhì)層中形成開ロ，所述開ロ暴露出第二互連結(jié)構(gòu)與電阻式壓カ傳感器電連接的位置；形成電阻層，覆蓋所述第一介質(zhì)層以及其開ロ的側(cè)壁和底部，圖形化所述電阻層形成電阻式壓カ傳感器的電阻線；在所述第二電極上形成開ロ，通過第二電極上的開ロ去除圖形化后的犧牲層，在第一電極和第二電極之間形成空腔；形成第二介質(zhì)層，覆蓋所述電阻線，圖形化所述第二介質(zhì)層，在第二介質(zhì)層中形成開ロ，定義出壓カ感應(yīng)區(qū)的位置?？蛇x的，所述電阻層的材料為鈦，所述第二電極的材料為鍺硅。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本技術(shù)方案的壓カ傳感器將電容式壓カ傳感器和電阻式壓カ傳感器集成在具有CMOS控制電路的基底上，具體為電阻式壓カ傳感器位于電容式壓カ傳感器上，所述電容式壓カ傳感器和電阻式壓カ傳感器之間為第一介質(zhì)層；電阻式壓カ傳感器上具有第二介質(zhì)層，第二介質(zhì)層具有定義壓力感應(yīng)區(qū)位置的開ロ ；電容式壓カ傳感器、電阻式壓カ傳感器分別與基底中的第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)電連接。其中，電容式壓カ傳感器的測試范圍比電阻式壓カ傳感器的測試范國大；電阻式壓カ傳感器的靈敏度比較高，對(duì)較小的壓カ具有很好的感測能力。在壓カ比較大的情況下，壓カ會(huì)使電容式傳感器的電容以及電阻式壓カ傳感器的電阻均發(fā)生變化，該情況下，CMOS控制電路能夠根據(jù)需要采用電容式傳感器或電阻式傳感器測量壓力，還可以用兩種傳感器的測試結(jié)果相互驗(yàn)證；在壓カ比較小的情況下，電容式傳感器感測不到壓力，壓カ僅可以使電阻式壓カ傳感器的電阻發(fā)生變化，也就是說，在壓カ較小的情況下只有電阻式壓カ傳感器可以感測到壓力，僅能使用電阻式壓カ傳感器測量壓力?；谝陨蠙C(jī)理，本技術(shù)方案的壓カ傳感器相對(duì)于現(xiàn)有技術(shù)單ー模式的壓カ傳感器可以提高壓カ感測的精度，擴(kuò)大壓力感測的范圍。在具體實(shí)施例中，電阻式壓カ傳感器包括電阻線，電阻線呈多折線型，相對(duì)于直線型的電阻線，増加了電阻線的長度，當(dāng)電阻線在壓カ的作用下發(fā)生形變時(shí)，形變的變化也相應(yīng)較大，電阻值變化増大，因此可以提高電阻線感測壓カ的靈敏度。本發(fā)明的形成復(fù)合式壓カ傳感的方法中，電容式壓カ傳感器的第一電極的材料為鋁，第二電極的材料為鍺硅，電阻式壓カ傳感器的電阻線為金屬鈦，因此第一電極、第二電極以及電阻線均可以使用半導(dǎo)體エ藝中的 沉積以及刻蝕的步驟形成，與CMOSエ藝兼容，因此，可以利用標(biāo)準(zhǔn)的CMOS制造エ藝實(shí)現(xiàn)CMOS控制電路與傳感器的一體化。


圖I是本發(fā)明具體實(shí)施例的復(fù)合式壓カ傳感器的剖面結(jié)構(gòu)示意圖；圖2為第一實(shí)施例的復(fù)合式壓カ傳感器中壓カ感應(yīng)區(qū)、頂板、電阻線三者的布局示意圖；圖3為第二實(shí)施例的復(fù)合式壓カ傳感器中壓カ感應(yīng)區(qū)、頂板、電阻線三者的布局示意圖；圖4為本發(fā)明具體實(shí)施例的復(fù)合式壓カ傳感器的形成方法的流程示意圖；圖5 圖9為本發(fā)明具體實(shí)施例的復(fù)合式壓カ傳感器的形成方法的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實(shí)施方式
的限制。需要說明的是，本發(fā)明中的圖示僅起示意作用，起到說明本發(fā)明的目的，并不對(duì)本發(fā)明的結(jié)構(gòu)作限定。圖I是本發(fā)明具體實(shí)施例的復(fù)合式壓カ傳感器的沿圖2中a-a方向的剖面結(jié)構(gòu)示意圖，圖2為第一實(shí)施例的復(fù)合式壓カ傳感器的頂面示意圖，結(jié)合參考圖I和圖2，本發(fā)明的復(fù)合式壓カ傳感器，包括基底10，所述基底具有CMOS控制電路(圖中未示出)，位于所述CMOS控制電路上的第一互連結(jié)構(gòu)11和第二互連結(jié)構(gòu)12，所述第一互連結(jié)構(gòu)11、第二互連結(jié)構(gòu)12與所述CMOS控制電路電連接；位于所述基底10上的電容式壓カ傳感器20，電容式壓力傳感器20與所述第一互連結(jié)構(gòu)11電連接；位于所述電容式壓カ傳感器20上的電阻式壓力傳感器40，所述電阻式壓カ傳感器40與所述第二互連結(jié)構(gòu)12電連接，所述電容式壓カ傳感器20和電阻式壓カ傳感器40之間為第一介質(zhì)層31 ;位于所述電阻式壓カ傳感器上的具有開ロ 321的第二介質(zhì)層32，所述開ロ 321定義出壓カ感應(yīng)區(qū)，且開ロ 321為環(huán)形開ロ。本發(fā)明中，基底10中的CMOS控制電路與第一互連結(jié)構(gòu)11、第二互連結(jié)構(gòu)12電連接，其作用為將電容信號(hào)以及電阻信號(hào)轉(zhuǎn)換為壓カ信號(hào)。而且，CMOS控制電路還可以控制測量壓力吋，是使用電阻式壓カ傳感器還是使用電容式壓カ傳感器測量壓カ。
繼續(xù)參考圖1，本發(fā)明具體實(shí)施例中，電容式壓カ傳感器20包括位于所述基底10上的第一電極21,位于所述第一電極21上方的第二電極22,所述第一電極21和第二電極22之間為空腔23 ;并且，電容式壓カ傳感器20的第二電極22與所述第一互連結(jié)構(gòu)11電連接。具體的，第二電極22包括與所述第一電極21相對(duì)設(shè)置的頂板221，位于所述頂板221四周的側(cè)壁222，位于所述基底10上與所述第一互連結(jié)構(gòu)11電連接的底板223，所述頂板221、側(cè)壁222、底板223為一體 結(jié)構(gòu)。頂板221具有開ロ 24，第一介質(zhì)層31將開ロ24密封。其中，底板223和第一互連結(jié)構(gòu)11之間具有導(dǎo)電塊25,通過導(dǎo)電塊25兩者互相電連接。在圖不的實(shí)施例中，導(dǎo)電塊25與第一電極21位于同一層,且材料相同,在同一エ藝中形成，可以選擇第一電極21和導(dǎo)電塊25的材料為鋁，但不限于鋁，也可以為本領(lǐng)域技術(shù)人員公知的其他導(dǎo)電材料，例如，銀、鋁、銅、鈦、鉬金、金、鎳、鈷或者其中的組合。另外，第ー電極21與導(dǎo)電塊25不限于同一層,材料也可以不同，也不限于在同一エ藝中形成。本發(fā)明中，第二電極22的材料為鍺硅、多晶硅或單晶硅。需要說明的是，本發(fā)明中，電容式壓カ傳感器不限于具體實(shí)施例中描述的結(jié)構(gòu)，也可以為本領(lǐng)域技術(shù)人員公知的其他結(jié)構(gòu)的電容式壓カ傳感器。結(jié)合參考圖I和圖2，第一實(shí)施例中，電阻式壓カ傳感器包括電阻線40，該電阻線40呈多圈線圈狀。繼續(xù)參考圖1，另外，第一介質(zhì)層31具有開ロ 311，開ロ 311暴露出第二互連結(jié)構(gòu)12與電阻線電連接的位置。第一介質(zhì)層31也覆蓋所述基底；電阻線位于第一介質(zhì)層上，且電阻線的一部分位于所述第一介質(zhì)層的開ロ的側(cè)壁和底部，與所述第二互連結(jié)構(gòu)電連接。在該具體實(shí)施例中，電阻線40通過導(dǎo)電塊26與第二互連結(jié)構(gòu)12電連接。在圖示的實(shí)施例中，導(dǎo)電塊26與第一電極21位于同一層,且材料相同,在同一エ藝中形成,可以選擇第一電極21和導(dǎo)電塊26的材料為鋁，但不限于鋁，也可以為本領(lǐng)域技術(shù)人員公知的其他導(dǎo)電材料，例如，銀、鋁、銅、鈦、鉬金、金、鎳、鈷或者其中的組合。另外，第一電極21與導(dǎo)電塊26不限于同一層，材料也可以不同，也不限于在同一エ藝中形成。本發(fā)明中，第一介質(zhì)層31的材料為氧化硅、氮化硅或者本領(lǐng)域技術(shù)人員公知的其他介質(zhì)材料，第一介質(zhì)層31的厚度范圍為O. Γ1微米。第一介質(zhì)層31的厚度不適宜過厚，如果過厚會(huì)導(dǎo)致電容式壓力傳感器對(duì)壓カ的感應(yīng)非常遲鈍；如果過薄，會(huì)導(dǎo)致第一介質(zhì)層31過于脆弱，影響器件的可靠性和長期工作的穩(wěn)定性。在圖2所示的第一實(shí)施例中，電阻線呈多圈線圈狀，且每ー圈線圈為方形，但每ー圈線圈不限于方形，也可以為其他形狀的線圈，例如圓形。第一實(shí)施例中，將電阻線制成多圈線圈狀的目的為可以增加電阻線的長度，使電阻線對(duì)壓カ的感應(yīng)更加敏感。本發(fā)明中，電阻線的形狀不限于多圈線圈狀，也可以為其他形狀的電阻線。圖3為第二實(shí)施列的復(fù)合式壓カ傳感器中壓カ感應(yīng)區(qū)321、頂板22、電阻線40a三者的布局示意圖，結(jié)合參考圖3和圖I，在第二實(shí)施例中，電阻式壓カ傳感器包括電阻線40a，該電阻線40a為ー圈線圈，且呈折線狀；電阻線的線圈橫跨開ロ 321，即開ロ 321暴露出電阻線的周邊。由于第二實(shí)施例的電阻線的整個(gè)線圈均由開ロ 321暴露，這樣可以使電阻線對(duì)壓力感測更加敏感，提高測量壓カ的靈敏度。以上第一實(shí)施例和第二實(shí)施例列舉了電阻式壓カ傳感器的電阻線的不同形狀，但其僅為示例性說明，可以使本領(lǐng)域技術(shù)人員更好的理解本發(fā)明。本發(fā)明中，電阻式壓カ傳感器的電阻線的形狀可以為各種各樣的形狀，可以選擇電阻線呈多折線型例如第一實(shí)施例和第二實(shí)施例中的多折線型，這樣可以增大電阻線的長度，當(dāng)壓カ使電阻線發(fā)生形變時(shí)，由于電阻線長度大，相應(yīng)的形變的長度也會(huì)増加，這樣可以提高電阻線對(duì)壓カ的感應(yīng)靈敏度，提高電阻式壓カ傳感器的精度。本發(fā)明中，電阻線的材料為鈦，鈦材質(zhì)較軟，可以在壓力的作用下產(chǎn)生形變，對(duì)壓カ比較敏感。本發(fā)明中，電阻線的材料不限于鈦，也可以為本領(lǐng)域技術(shù)人員公知的可以用于電阻式壓カ傳感器的材質(zhì)，例如鍺硅、銀、鋁、銅、鉬金、金、鎳、鈷或者它們的任意組合。在具體工作吋，電阻式壓カ傳感器和電容式壓カ傳感器共同用來測試壓力，其中電容式壓カ傳感器的測試范圍比電阻式 壓カ傳感器的測試范圍大；而且，電阻式壓カ傳感器的靈敏度比較高，對(duì)較小的壓カ具有很好的感測能力。在壓カ比較大的情況下，壓カ會(huì)使電容式傳感器的電容以及電阻式壓カ傳感器的電阻均發(fā)生變化該情況下，CMOS控制電路能夠根據(jù)需要采用電容式傳感器或電阻式傳感器測量壓力，還可以用兩種傳感器的測試結(jié)果相互驗(yàn)證；在壓カ比較小的情況下，電容式傳感器感測不到壓力，壓カ僅可以使電阻式壓カ傳感器的電阻發(fā)生變化，也就是說，在壓カ較小的情況下只有電阻式壓カ傳感器可以感測到壓力?；谝陨蠙C(jī)理，因此本技術(shù)方案的壓カ傳感器相對(duì)于現(xiàn)有技術(shù)單ー模式的壓カ傳感器可以提高壓カ感測的精度，擴(kuò)大壓力感測的范圍。本發(fā)明還提供ー種形成復(fù)合式壓カ傳感器的方法，圖4為本發(fā)明具體實(shí)施例的形成復(fù)合式壓カ傳感器的方法的流程示意圖，參考圖4，本發(fā)明具體實(shí)施例的形成復(fù)合式壓カ傳感器的方法包括步驟S41，提供基底，所述基底具有CMOS控制電路，位于所述CMOS控制電路上的第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)，所述第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)與所述CMOS控制電路電連接;步驟S42，在所述基底上形成第一導(dǎo)電層，圖形化所述第一導(dǎo)電層形成第一電極；步驟S43，形成犧牲層，覆蓋所述第一電極和基底，圖形化所述犧牲層定義出第二電極的位置，且暴露出第一互連結(jié)構(gòu)與第二電極電連接的位置；步驟S44，形成第二導(dǎo)電層，覆蓋所述圖形化后的犧牲層和基底，圖形化所述第二導(dǎo)電層形成第二電極，第一電極和第二電極為電容式壓カ傳感器的兩個(gè)極板；步驟S45，形成第一介質(zhì)層，覆蓋所述第一電極、第二電極和基底，圖形化所述第一介質(zhì)層，在第一介質(zhì)層中形成開ロ，所述開ロ暴露出第二互連結(jié)構(gòu)與電阻式壓カ傳感器電連接的位置；步驟S46，形成電阻層，覆蓋所述第一介質(zhì)層以及其開ロ的側(cè)壁和底部，圖形化所述電阻層形成電阻式壓カ傳感器的電阻線；步驟S47，在所述第二電極上形成開ロ，通過第二電極上的開ロ去除圖形化后的犧牲層，在第一電極和第二電極之間形成空腔；步驟S48，形成第二介質(zhì)層，覆蓋所述電阻線，圖形化所述第二介質(zhì)層，在第二介質(zhì)層中形成開ロ，定義出壓カ感應(yīng)區(qū)的位置。圖5 圖9為本發(fā)明具體實(shí)施例的形成復(fù)合式壓カ傳感器的方法的剖面結(jié)構(gòu)示意圖，結(jié)合參考圖4和圖5 圖9詳述本發(fā)明具體實(shí)施例的形成復(fù)合式壓カ傳感器的方法。
結(jié)合參考圖4和圖5，執(zhí)行步驟S41，提供基底10，所述基底具有CMOS控制電路(圖中未不),位于所述CMOS控制電路上的第一互連結(jié)構(gòu)11和第二互連結(jié)構(gòu)12,所述第一互連結(jié)構(gòu)11、第二互連結(jié)構(gòu)12與所述CMOS控制電路電連接。其中，第一互連結(jié)構(gòu)11用于與之后形成的電容式壓カ傳感器電連接，第二互連結(jié)構(gòu)12用干與之后形成的電阻式壓カ傳感器電連接?；?0的材料為半導(dǎo)體材料。該CMOS控制電路用于將電容式傳感器的電容信號(hào)轉(zhuǎn)換為壓カ電信號(hào)，將電阻式壓カ傳感器的電阻信號(hào)轉(zhuǎn)換為壓カ電信號(hào)。結(jié)合參考圖4和圖5、圖1，執(zhí)行步驟S42，在所述基底上形成第一導(dǎo)電層，圖形化所述第一導(dǎo)電層形成第一電極21。在本發(fā)明具體實(shí)施例中，圖形化第一導(dǎo)電層也形成了位于第一互連結(jié)構(gòu)11和第二互連結(jié)構(gòu)12上的 導(dǎo)電塊25、26，第一互連結(jié)構(gòu)11通過導(dǎo)電塊25與電容式壓カ傳感器電連接，第二互連結(jié)構(gòu)12通過導(dǎo)電塊26與電阻式壓カ傳感器電連接。該實(shí)施例中，第一導(dǎo)電層的材料為鋁，利用氣相沉積方法在基底10上形成鋁層，然后利用光刻、刻蝕エ藝圖形化鋁層形成第一電極21和導(dǎo)電塊25。之后，形成介質(zhì)層13，覆蓋基底10和第一電極21、導(dǎo)電塊；接著，對(duì)介質(zhì)層13進(jìn)行平坦化，直至暴露出第一電極21和導(dǎo)電塊25、26。本發(fā)明中，第一導(dǎo)電層的材料不限于鋁，也可以為其他導(dǎo)電材料，例如銅、鎢等；當(dāng)?shù)谝粚?dǎo)電層的材料發(fā)生變化時(shí)，形成第一電極21和導(dǎo)電塊25、26的方法相應(yīng)的發(fā)生變化。本發(fā)明中，形成第一電極時(shí)，也可以不形成導(dǎo)電塊25、26，而是在形成第二電極吋，將第二電極直接與第一互連結(jié)構(gòu)電連接，形成電阻式壓カ傳感器時(shí)將第二互連結(jié)構(gòu)12直接與電阻式壓カ傳感器電連接。結(jié)合參考圖4和圖6、圖1，執(zhí)行步驟S43，形成犧牲層14，覆蓋所述第一電極21和基底10，圖形化所述犧牲層14定義出第二電極22的位置并暴露出第一互連結(jié)構(gòu)與第二電極12的連接位置；以及步驟S44，形成第二導(dǎo)電層，覆蓋所述圖形化后的犧牲層14和基底10，圖形化第二導(dǎo)電層形成第二電極22，第一電極21和第二電極22為電容式壓カ傳感器的兩個(gè)極板。該具體實(shí)施例中，由于形成了導(dǎo)電塊25，因此犧牲層14覆蓋第一電極21、導(dǎo)電塊25,26和基底10，圖形化的犧牲層14定義出第二電極22的位置并暴露出導(dǎo)電塊25、26。具體實(shí)施例中，犧牲層14的材料可以選用非晶碳，但不限于非晶碳。形成非晶碳的犧牲層的方法為化學(xué)氣相沉積，圖形化犧牲層的方法為光刻、刻蝕。第二導(dǎo)電層的材料為鍺硅，但不限于鍺硅，可以為其他的導(dǎo)電材料。形成第二導(dǎo)電層的方法為化學(xué)氣相沉積，圖形化第二導(dǎo)電層的方法為光刻、刻蝕。結(jié)合參考圖4和圖7、圖I，執(zhí)行步驟S45，形成第一介質(zhì)層31，覆蓋所述第一電極21、第二電極22和基底10，圖形化所述第一介質(zhì)層，在第一介質(zhì)層中形成開ロ 311，所述開ロ 311暴露出第二互連結(jié)構(gòu)與電阻式壓カ傳感器電連接的位置。第一介質(zhì)層31的材料為氧化硅、氮化硅等本領(lǐng)域技術(shù)人員公知的介質(zhì)材料，具體形成方法為利用化學(xué)氣相沉積形成第一介質(zhì)層，覆蓋第一電極21、第二電極22和基底10，由于形成了導(dǎo)電塊25、26，因此第一介質(zhì)層31覆蓋導(dǎo)電塊25、26 ;之后對(duì)第一介質(zhì)層進(jìn)行平坦化，電容式傳感器的第二電極的頂板與電阻式壓カ傳感器之間的第一介質(zhì)層31的厚度為O. Γ1微米；形成第一介質(zhì)層31后，由于之后形成的電阻式壓カ傳感器需要與第二互連結(jié)構(gòu)12電連接，因此，需要利用光刻、刻蝕エ藝對(duì)第一介質(zhì)層31進(jìn)行圖形化，在第一介質(zhì)層31中形成開ロ 311，該開ロ 311暴露出導(dǎo)電塊26。結(jié)合參考圖4和圖8、圖I、圖2，執(zhí)行步驟S46，形成電阻層，覆蓋所述第一介質(zhì)層31以及其開ロ 311的側(cè)壁和底部，圖形化所述電阻層形成電阻式壓カ傳感器的電阻線40。電阻層的材料為鈦，形成電阻層的方法為氣相沉積，利用光刻、刻蝕エ藝圖形化電阻層。電阻層的厚度范圍為ο. Γι微米。本發(fā)明中，電阻層的材料不限于鈦，也可以為本領(lǐng)域技術(shù)人員公知的其他可以用作電阻式壓カ傳感器的電阻材料，例如銀、鋁、銅、鈦、鉬金、金、鎳、鈷或者它們的任意組合。參考圖3，電阻式壓カ傳感器的電阻線 還可以為第二實(shí)施例中描述的電阻線40a。本發(fā)明中，根據(jù)電阻線的形狀確定光刻的圖形。結(jié)合參考圖4和圖9，執(zhí)行步驟S47，在所述第二電極上形成開ロ 24，通過第二電極上的開ロ 24去除圖形化后的犧牲層，在第一電極和第二電極之間形成空腔23。當(dāng)然，在該步驟中，由于第二電極上覆蓋有第一介質(zhì)層31，因此在第一介質(zhì)層31中也形成了與開ロ 24貫穿的開ロ(圖中未示)。具體的形成開ロ 24的方法為光刻、刻蝕エ藝。其中，步驟S47可以在步驟S46之后執(zhí)行，也可在形成第一介質(zhì)層31之前，形成第二電極22之后執(zhí)行；還可以在形成第一介質(zhì)層后，形成電阻層之前執(zhí)行。本發(fā)明具體實(shí)施例中，犧牲層的材料為非晶碳，去除圖形化的犧牲層的方法為等離化氧氣形成氧等離子體；在溫度范圍為150°C 450°C的條件下使所述氧等離子體通過開ロ 24流過圖形化后的犧牲層14，灰化去除非晶碳。結(jié)合參考圖4和圖9、圖I、圖2，執(zhí)行步驟S48，形成第二介質(zhì)層32，覆蓋所述電阻線，圖形化所述第二介質(zhì)層32，在第二介質(zhì)層中形成開ロ 321，所述開ロ 321定義出壓カ感應(yīng)區(qū)的位置。第二介質(zhì)層32的材料為氧化硅、氮化硅或本領(lǐng)域人員公知的其他介質(zhì)材料，形成第二介質(zhì)層的方法為化學(xué)氣相沉積，利用光刻、刻蝕エ藝圖形化第二介質(zhì)層32。本發(fā)明具體實(shí)施例中，電容式壓カ傳感器的第一電極的材料為鋁，第二電極的材料為鍺硅，電阻式壓カ傳感器的電阻線為金屬鈦，因此第一電極、第二電極以及電阻線均可以使用半導(dǎo)體エ藝中的沉積以及刻蝕的步驟形成，與CMOSエ藝兼容，因此，可以利用標(biāo)準(zhǔn)的CMOS制造エ藝實(shí)現(xiàn)CMOS控制電路與傳感器的一體化。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述掲示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.ー種復(fù)合式壓カ傳感器，其特征在于，包括 基底，所述基底具有CMOS控制電路，位于所述CMOS控制電路上的第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)，所述第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)與所述CMOS控制電路電連接； 位于所述基底上的電容式壓カ傳感器，與所述第一互連結(jié)構(gòu)電連接； 位于所述電容式壓カ傳感器上的電阻式壓カ傳感器，所述電阻式壓カ傳感器與所述第ニ互連結(jié)構(gòu)電連接，所述電容式壓カ傳感器和電阻式壓カ傳感器之間為第一介質(zhì)層； 位于所述電阻式壓カ傳感器上的具有開ロ的第二介質(zhì)層，所述開ロ定義出壓カ感應(yīng)區(qū)的位置。
2.如權(quán)利要求I所述的復(fù)合式壓カ傳感器，其特征在于，所述電阻式壓カ傳感器包括電阻線。
3.如權(quán)利要求2所述的復(fù)合式壓カ傳感器，其特征在干，所述第一介質(zhì)層也覆蓋所述基底，所述第一介質(zhì)層具有開ロ，所述第一介質(zhì)層的開ロ暴露出所述第二互連結(jié)構(gòu)與電阻線電連接的位置； 所述電阻線的一部分位于所述第一介質(zhì)層的開ロ的側(cè)壁和底部，與所述第二互連結(jié)構(gòu)電連接。
4.如權(quán)利要求2所述的復(fù)合式壓カ傳感器，其特征在于，所述電阻線的材料為鈦。
5.如權(quán)利要求2所述的復(fù)合式壓カ傳感器，其特征在于，所述電阻線呈多折線型。
6.如權(quán)利要求I所述的復(fù)合式壓カ傳感器，其特征在于，所述電容式壓カ傳感器包括位于所述基底上的第一電極，位于所述第一電極上方的第二電極，所述第一電極和第二電極之間為空腔； 所述第二電極與所述第一互連結(jié)構(gòu)電連接。
7.如權(quán)利要求6所述的復(fù)合式壓カ傳感器，其特征在于，所述第二電極包括與所述第ー電極相對(duì)設(shè)置的頂板，位于所述頂板四周的側(cè)壁，位于所述基底上與所述第一互連結(jié)構(gòu)電連接的底板，所述頂板、側(cè)壁、底板為一體結(jié)構(gòu)。
8.如權(quán)利要求6所述的復(fù)合式壓カ傳感器，其特征在于，所述第二電極的材料為鍺硅。
9.ー種形成復(fù)合式壓カ傳感器的方法，其特征在于，包括 提供基底，所述基底具有CMOS控制電路，位于所述CMOS控制電路上的第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)，所述第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)與所述CMOS控制電路電連接； 在所述基底上形成第一導(dǎo)電層，圖形化所述第一導(dǎo)電層形成第一電極； 形成犧牲層，覆蓋所述第一電極和基底，圖形化所述犧牲層定義出第二電極的位置，且暴露出第一互連結(jié)構(gòu)與第二電極電連接的位置； 形成第二導(dǎo)電層，覆蓋所述圖形化后的犧牲層和基底，圖形化所述第二導(dǎo)電層形成第ニ電極，第一電極和第二電極為電容式壓カ傳感器的兩個(gè)極板； 形成第一介質(zhì)層，覆蓋所述第一電極、第二電極和基底，圖形化所述第一介質(zhì)層，在第一介質(zhì)層中形成開ロ，所述開ロ暴露出第二互連結(jié)構(gòu)與電阻式壓カ傳感器電連接的位置；形成電阻層，覆蓋所述第一介質(zhì)層以及其開ロ的側(cè)壁和底部，圖形化所述電阻層形成電阻式壓カ傳感器的電阻線； 在所述第二電極上形成開ロ，通過第二電極上的開ロ去除圖形化后的犧牲層，在第一電極和第二電極之間形成空腔；形成第二介質(zhì)層，覆蓋所述電阻線，圖形化所述第二介質(zhì)層，在第二介質(zhì)層中形成開ロ，定義出壓カ感應(yīng)區(qū)的位置。
10.如權(quán)利要求9所述的形成復(fù)合式壓カ傳感器的方法，其特征在于，所述電阻層的材料為鈦，所述第二電極的材料為鍺硅。
全文摘要
一種復(fù)合式壓力傳感器及其形成方法，復(fù)合式壓力傳感器包括基底，所述基底具有CMOS控制電路，位于所述CMOS控制電路上的第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)，所述第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)與所述CMOS控制電路電連接；位于所述基底上的電容式壓力傳感器，與所述第一互連結(jié)構(gòu)電連接；位于所述電容式壓力傳感器上的電阻式壓力傳感器，所述電阻式壓力傳感器與所述第二互連結(jié)構(gòu)電連接，所述電容式壓力傳感器和電阻式壓力傳感器之間為第一介質(zhì)層；位于所述電阻式壓力傳感器上的具有開口的第二介質(zhì)層，所述開口定義出壓力感應(yīng)區(qū)的位置。本技術(shù)方案的壓力傳感器相對(duì)于現(xiàn)有技術(shù)單一模式的壓力傳感器可以提高壓力感測的精度，擴(kuò)大壓力感測的范圍。
文檔編號(hào)G01L9/00GK102692294SQ201210171708
公開日2012年9月26日 申請(qǐng)日期2012年5月29日 優(yōu)先權(quán)日2012年5月29日
發(fā)明者唐德明, 王志瑋 申請(qǐng)人:上海麗恒光微電子科技有限公司